一種銅互聯線的制作工藝制造技術

本發明專利技術涉及半導體制造領域，尤其涉及一種銅互聯線的制作工藝。本發明專利技術提出一種銅互聯線的制作工藝，通過在溝槽優先的銅互聯工藝中采用交聯材料于雙重曝光技術中的兩層光阻之間形成隔離膜，并依次將光阻中的通孔和金屬槽結構轉移至介質層，從而替代了傳統將金屬槽刻蝕和通孔刻蝕分為兩個獨立步驟的現有工藝，有效地減少了雙大馬士革金屬互連線工藝中的刻蝕步驟，提高產能、減少制作成本。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，尤其涉及一種銅互聯線的制作工藝。
技術介紹
隨著半導體芯片的集成度不斷提高，晶體管的特征尺寸在不斷縮小。當晶體管的特征尺寸進入到130納米技術節點之后，由于鋁的高電阻特性，銅互連逐漸替代鋁互連成為金屬互連的主流，現在廣泛采用的銅導線的制作方法是大馬士革工藝的鑲嵌技術，其中溝槽優先雙大馬士革工藝是實現銅導線和通孔銅一次成形的方法之O圖Ia-If為本專利技術
技術介紹
中溝槽優先雙大馬士革工藝的結構流程示意圖；如圖Ia-If所示，沉積低介電常數介質層12覆蓋硅襯底11的上表面后，涂布光刻膠13覆蓋介質層12的上表面，依次采用光刻、刻蝕工藝于介質層12中形成金屬槽14后，再次涂布光刻膠15充滿金屬槽14并覆蓋剩余的介質層12的上表面，經過光刻、刻蝕工藝后，于金屬槽14的底部形成貫穿至硅襯底11的上表面的通孔16，最后利用金屬沉積工藝和化學機械研磨工藝，形成金屬導線17和金屬通孔18。而當晶體管的特征尺寸微縮進入到32納米及其以下技術節點后，單次光刻曝光已經不能滿足制作密集線陣列圖形所需的分辨率，于是雙重圖形(double patterning)成形技術被廣泛應用于制作32納米及其以下技術節點的密集線陣列圖形。圖2a_2e為本專利技術
技術介紹
中雙重圖形成形工藝的結構流程示意圖；如圖2a_2e所示，在襯底硅21上依次沉積襯底膜22、硬掩膜23和光刻膠24，對光刻膠24進行曝光、顯影后，形成光阻，并以該光阻為掩膜回蝕部分硬掩膜23至襯底膜22的上表面，去除上述光阻后形成第一光刻圖形25和金屬槽26，且第一光刻圖形25和金屬槽26的長度比例為1:3;之后，涂布第二光刻膠27覆蓋第一光刻圖形25的側壁及其上表面和襯底膜22暴露的上表面，曝光、顯影后，去除多余的光刻膠，于金屬槽26中間部位形成與第一光刻圖形25相同長度的第二光刻圖形28 ;最后，以第一光刻圖形25和第二光刻圖形28為掩膜部分刻蝕襯底膜22至硅襯底21的上表面，去除上述的第一光刻圖形25和第二光刻圖形28后，形成目標線條29和金屬槽結構210，且目標線條29和金屬槽結構210的長度比例為1:1，即目標線條29和金屬槽結構210組合形成密集線陣列圖形。由于，雙重圖形成形技術需要兩次光刻和刻蝕，其成本遠大于傳統的單次曝光成形技術。因此，降低雙重圖形成形技術的成本成為新技術開發的方向之一。
技術實現思路
針對上述存在的問題，本專利技術揭示了一種溝槽優先銅互連制作方法，主要是一種采用雙重曝光技術和可形成硬膜的光刻膠來制作雙大馬士革金屬互連的工藝。本專利技術的目的是通過下述技術方案實現的一種銅互聯線的制作工藝，其中，包括以下步驟步驟SI :在一硅襯底的上表面沉積一低介電常數介質層后，涂布可形成硬掩膜的第一光刻膠覆蓋所述低介電常數介質層；步驟S2:曝光、顯影后，去除多余的第一光刻膠，形成具有金屬槽結構的第一硬掩膜光阻；步驟S3 :加熱所述第一硬掩膜光阻后，涂布交聯材料覆蓋所述第一硬掩膜光阻的表面，固化形成隔離膜；步驟S4 :涂布可形成硬掩膜的第二光刻膠充滿所述金屬槽結構并覆蓋所述硬掩膜光阻的上表面；其中，所述隔離膜與所述第二光刻膠不相溶；步驟S5:曝光、顯影后，去除多余的第二光刻膠，形成具有通孔結構的第二硬掩膜光阻；步驟S6 :采用刻蝕工藝，依次將所述第二硬掩膜光阻中的通孔結構和所述第一硬掩膜光阻中的金屬槽結構轉移至所述低介電常數介質層后，繼續金屬沉積工藝和研磨工藝，以形成導線金屬和通孔金屬；其中，步驟S3中涂布交聯材料并冷卻固化后，去除多余的交聯材料，形成覆蓋所述第一硬掩膜光阻表面的所述隔離膜。上述的銅互聯線的制作工藝，其中，所述第一光刻膠的材質中含有硅烷基、硅烷氧基或籠形娃氧燒等。上述的銅互聯線的制作工藝，其中，所述交聯材料的主要成分為季銨堿和胺類化材料。上述的銅互聯線的制作工藝，其中，步驟S3中加熱所述第一硬掩膜光阻的溫度至150。。至 200 0C ο上述的銅互聯線的制作工藝，其中，步驟S3中加熱所述第一硬掩膜光阻的溫度至170。。至 180 0C ο上述的銅互聯線的制作工藝，其中，所述第一光刻膠的刻蝕能力與所述第二光刻膠的刻蝕能力的比值大于1.5:1。上述的銅互聯線的制作工藝，其中，步驟S3中采用去離子水去除所述多余的交聯材料。上述的銅互聯線的制作工藝，其中，步驟S6中先以所述第二硬掩膜光阻為掩膜刻蝕所述低介電常數介質層至所述硅襯底的上表面后，依次去除所述第二硬掩膜光阻和所述隔離膜，并以所述第一硬掩膜光阻為掩膜，部分刻蝕剩余的低介電常數介質層，去除所述第一硬掩膜光阻，于再次刻蝕后剩余的低介電常數介質層中形成金屬槽和通孔。上述的銅互聯線的制作工藝，其中，沉積金屬充滿所述金屬槽和通孔，電鍍工藝后進行平坦化處理，形成所述導線金屬和通孔金屬。上述的銅互聯線的制作工藝，其中，采用化學機械研磨工藝進行所述平坦化處理。綜上所述，本專利技術一種銅互聯線的制作工藝，通過采用交聯材料于雙重曝光技術中的兩層光阻之間形成隔離膜，并依次將光阻中的通孔和金屬槽結構轉移至介質層，從而替代了傳統將金屬槽刻蝕和通孔刻蝕分為兩個獨立步驟的現有工藝，有效地減少了雙大馬士革金屬互連線工藝中的刻蝕步驟，提高產能、減少制作成本。附圖說明圖Ia-If為本專利技術
技術介紹
中溝槽優先雙大馬士革工藝的結構流程示意圖2a_2e為本專利技術
技術介紹
中雙重圖形成形工藝的結構流程示意圖3a_3i是本專利技術的一種銅互聯線的方法的結構流程示意圖。具體實施例方式下面結合附圖對本專利技術的具體實施方式作進一步的說明圖3a_3i是本專利技術的一種銅互聯線的方法的結構流程示意如圖3a_3i所示，本專利技術一種銅互聯線的制作工藝，首先，在硅襯底31的上表面沉積低介電常數介質層32，涂布可形成硬掩膜的第一光刻膠33覆蓋介質層32的上表面，曝光、顯影后，去除多余的光刻膠，形成具有金屬槽結構34的第一硬掩膜光阻331 ;其中，第一光刻膠33的材質中含有硅烷基、硅烷氧基或籠形硅氧烷等。其次，在同一顯影臺內，加熱第一硬掩膜光阻331至150-200°C后，涂布主要成分為季銨堿和胺類化材料的交聯材料35如美國專利(US20100330501)中的所公開的材料等，交聯材料35覆蓋第一硬掩膜光阻331的上表面和側壁上，由于第一硬掩膜光阻331具有高溫，使得交聯材料35與第一硬掩膜光阻331進行反應，并通過去離子水去除多余的交聯材料(覆蓋介質層32上表面的交聯材料)，以形成覆蓋第一硬掩膜光阻331的上表面及側壁的隔離膜36 ;其中，優選的加熱第一硬掩膜光阻331至170-180°C，如在175°C時，交聯材料35能更好的與第一硬掩膜光阻331進行反應。之后，涂布可形成硬掩膜的第二光刻膠37覆蓋隔離膜36的上表面及其側壁，且充滿第一硬掩膜光阻331中的金屬槽結構34,且第一光刻膠33的刻蝕能力與第二光刻膠37的刻蝕能力的比值大于I. 5:1 ;曝光、顯影后去除多余的光刻膠，形成具有通孔結構38的第二硬掩膜光阻371 ;其中，隔離膜36與第二光刻膠37不相溶。最后，以第二硬掩膜光阻371為掩膜刻蝕介質層32至硅襯底31的上表面后，依次去除第二硬掩膜光阻371和隔離膜36，并以第一硬掩膜光阻331為掩膜部分刻蝕剩余的介質層后，于最終剩余的介質層321中形成金屬本文檔來自技高網...

【技術保護點】
一種銅互聯線的制作工藝，其特征在于，包括以下步驟：步驟S1：在一硅襯底的上表面沉積一低介電常數介質層后，涂布可形成硬掩膜的第一光刻膠覆蓋所述低介電常數介質層；步驟S2：曝光、顯影后，去除多余的第一光刻膠，形成具有金屬槽結構的第一硬掩膜光阻；步驟S3：加熱所述第一硬掩膜光阻后，涂布交聯材料覆蓋所述第一硬掩膜光阻的表面，固化形成隔離膜；步驟S4：涂布可形成硬掩膜的第二光刻膠充滿所述金屬槽結構并覆蓋所述硬掩膜光阻的上表面；其中，所述隔離膜與所述第二光刻膠不相溶；步驟S5：曝光、顯影后，去除多余的第二光刻膠，形成具有通孔結構的第二硬掩膜光阻；步驟S6：采用刻蝕工藝，依次將所述第二硬掩膜光阻中的通孔結構和所述第一硬掩膜光阻中的金屬槽結構轉移至所述低介電常數介質層后，繼續金屬沉積工藝和研磨工藝，以形成導線金屬和通孔金屬；其中，步驟S3中涂布交聯材料并冷卻固化后，去除多余的交聯材料，形成覆蓋所述第一硬掩膜光阻表面的所述隔離膜。

【技術特征摘要】

【專利技術屬性】
技術研發人員：毛智彪，
申請(專利權)人：上海華力微電子有限公司，
類型：發明
國別省市：