用于鎖步同步的系統(tǒng)和方法技術(shù)方案

本發(fā)明專利技術(shù)提供一種用于對第一電路（406、508、610）和第二電路（408、510、612）進(jìn)行同步的方法和系統(tǒng)。發(fā)信號通知所述第一和第二電路，以各自產(chǎn)生各自的波形輸出。確定在從所述第一與第二電路輸出的所產(chǎn)生的波形之間的相位差。所述第一電路和/或第二電路的時(shí)鐘（404、502、504、602、604）通過對應(yīng)于所述確定的相位差的量而進(jìn)行調(diào)整。響應(yīng)于所述相位差小于閾值，發(fā)信號通知所述第一和第二電路以開始正常的運(yùn)作。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
本專利技術(shù)的實(shí)施例大體涉及同步電路領(lǐng)域。
技術(shù)介紹
許多處理系統(tǒng)需要彼此分離的電路執(zhí)行同步的操作。例如，在需要高度可靠性的系統(tǒng)中，通常實(shí)施冗余電路，以并聯(lián)地操作并且以鎖步的方式進(jìn)行同步。鎖步是用于監(jiān)視和驗(yàn)證系統(tǒng)運(yùn)作的技術(shù)。在處理器鎖步中，在系統(tǒng)啟動期間將兩個(gè)處理器同步到相同狀態(tài)。同步之后，兩個(gè)處理器的狀態(tài)在不同時(shí)鐘周期中是相同的。盡管處理器以相同的狀態(tài)運(yùn)作，但是稱它們?yōu)殒i步運(yùn)作。處理器接收相同的輸入，然后對每個(gè)處理器的輸出進(jìn)行監(jiān)視和比較。 如果遇到處理器輸出之間的差異，那么將檢測誤差，然后可運(yùn)用緩和技術(shù)。在其他情況下也可運(yùn)用鎖步。例如，在共享存儲器多處理器片上系統(tǒng)(SoC)中，兩個(gè)或兩個(gè)以上處理器在存儲于共享存儲器中的共同數(shù)據(jù)集合上運(yùn)作。為了使處理器合適地工作，一般運(yùn)用鎖步同步來控制對共享存儲器的訪問。在鎖步同步中遇到的一個(gè)問題是由兩個(gè)或兩個(gè)以上同步的電路使用的時(shí)鐘信號的同步。如果被同步的電路使用分離的時(shí)鐘，那么這些時(shí)鐘必須進(jìn)行同步，以將這些電路初始化到共同狀態(tài)。即使當(dāng)由共同時(shí)鐘進(jìn)行驅(qū)動時(shí)，所產(chǎn)生的信號也可在不同的時(shí)間到達(dá)不同的部件，這是由于不同的信號線長度；材料缺陷；或溫度、電容和中間裝置的變化。即使在實(shí)現(xiàn)了同步之后，時(shí)鐘信號也不完全是穩(wěn)定的并且在一定時(shí)間之后趨向于變得不同。此現(xiàn)象稱為時(shí)鐘漂移。即使在時(shí)鐘同步之后，處理器指令執(zhí)行也必須進(jìn)行同步。因此，作為同步過程的一部分，處理器指令必須進(jìn)行同步。隨著運(yùn)用于集成電路中的時(shí)鐘信號頻率增加，同步和保持鎖步變得更困難。隨著處理器在千兆赫范圍中運(yùn)作并且源振蕩器以處理器頻率的一部分運(yùn)作，很難將兩個(gè)或兩個(gè)以上處理器調(diào)準(zhǔn)為鎖步。如果處理器是物理分離的，那么硅延遲和板延遲可加重此問題。本專利技術(shù)的一項(xiàng)或多項(xiàng)實(shí)施例可解決一個(gè)或多個(gè)以上問題。
技術(shù)實(shí)現(xiàn)思路
在一項(xiàng)實(shí)施例中，提供一種對第一電路和第二電路進(jìn)行同步的系統(tǒng)。所述系統(tǒng)可包含第一相位比較器，所述第一相位比較器具有耦合到第一電路的輸出端的第一輸入端以及耦合到第二電路的輸出端的第二輸入端。第一相位鎖定回路電路可具有耦合到時(shí)鐘源發(fā)生器的輸入端，耦合到第一電路的時(shí)鐘輸入端的輸出端，以及耦合到相位比較器輸出端的控制輸入端并且這些也可包含在所述系統(tǒng)中。第一相位比較器可經(jīng)配置以可選擇地以第一模式和第二模式運(yùn)作。在此實(shí)施例中，當(dāng)以第一模式運(yùn)作時(shí)，第一相位比較器可確定從第一與第二電路輸出的同步波形之間的第一相位差，并且可輸出指示第一相位差的信號到第一相位鎖定回路電路的控制輸入端。響應(yīng)于第一相位差小于選定值，第一相位比較器可輸出信號到第一和第二電路，以指示第一和第二電路被同步并且進(jìn)入第二模式。當(dāng)以第二模式運(yùn)作時(shí)，相位比較器可確定由第一與第二輸入端接收的信號之間的第二相位差。響應(yīng)于第二相位差小于選定值，相位比較器可輸出信號到第一和第二電路，以指示第一和第二電路被同步。在此實(shí)施例中，第一相位比較器可在啟動時(shí)進(jìn)入運(yùn)作的第一模式。第一相位比較器可響應(yīng)于從第一或第二電路中的一者接收的同步化請求，而進(jìn)入運(yùn)作的第一模式。當(dāng)以第一模式運(yùn)作時(shí)，第一相位比較器可發(fā)信號通知第一和第二電路以輸出各自的同步波形。 當(dāng)以第二模式運(yùn)作時(shí)，第一相位比較器可輸出所確定的第二相位差到第一相位鎖定回路電路的控制輸入端。當(dāng)以第二模式運(yùn)作時(shí)，第一相位比較器可響應(yīng)于第二相位差大于或等于選定值，而進(jìn)入第一模式。在此實(shí)施例中，第一相位比較器可進(jìn)一步經(jīng)配置以可選擇地以第三模式運(yùn)作。當(dāng)以第二模式運(yùn)作時(shí)，第一相位比較器可響應(yīng)于來自所述電路中的一者的監(jiān)視同步化請求信號，而進(jìn)入第三模式。當(dāng)以第三模式運(yùn)作時(shí)，第一相位比較器可響應(yīng)于來自所述電路中的一者的同步化請求信號，而進(jìn)入第一模式。第一相位比較器可在啟動時(shí)進(jìn)入運(yùn)作的第三模式。 第一相位鎖定回路電路可在第一電路內(nèi)實(shí)施。同步波形可以是方波。同步波形可以是對大于三的二進(jìn)制值進(jìn)行編碼的數(shù)字波形。在此實(shí)施例中，第一相位比較器可經(jīng)配置以確定移位相位鎖定回路頻率的方向，并且輸出所確定的方向到第一相位鎖定回路電路的控制輸入端。第二電路可具有時(shí)鐘輸入端，所述時(shí)鐘輸入端耦合到所述時(shí)鐘源發(fā)生器或額外的時(shí)鐘源發(fā)生器。在此實(shí)施例中，所述系統(tǒng)可進(jìn)一步包括第二相位比較器，所述第二相位比較器具有耦合到第二電路輸出端的第一輸入端，和耦合到第三電路輸出端的第二輸入端；以及第二相位鎖定回路電路，所述第二相位鎖定回路電路具有耦合到第三電路時(shí)鐘輸入端的輸出端，和耦合到第二相位比較器輸出端的控制輸入端。第二相位比較器可經(jīng)配置以可選擇地以第一模式或第二模式中的一個(gè)模式運(yùn)作。當(dāng)以第一模式運(yùn)作時(shí)，第二相位比較器確定由第二與第三電路輸出的同步波形之間的第二相位差；輸出指示第二相位差的信號到第二相位鎖定回路電路的控制輸入端；并且響應(yīng)于第二相位差小于所述選定值輸出信號到第二和第二電路，以指不第二和第二電路被同步；并且進(jìn)入第二模式。在此實(shí)施例中，當(dāng)以第二模式運(yùn)作時(shí)，第二相位比較器確定由第二相位比較器的第一與第二輸入端所接收的信號之間的第三相位差；并且響應(yīng)于第三相位差小于選定值，輸出信號到第二和第三電路，以指示第一和第二電路被同步。在另一實(shí)施例中，提供一種用于對多個(gè)電路進(jìn)行同步的系統(tǒng)。所述系統(tǒng)可包含相位比較器、第一電路和第二電路。第一電路可具有多個(gè)輸出端，包含耦合到相位比較器的第一組輸入端的一個(gè)或一個(gè)以上輸出端。第二電路可具有多個(gè)輸出端，包含耦合到相位比較器的第二組輸入端的一個(gè)或一個(gè)以上輸出端。所述系統(tǒng)可另外包含耦合到第一電路的一個(gè)或一個(gè)以上輸入端的時(shí)序調(diào)整電路。相位比較器可確定第一組輸入端與第二組輸入端之間的時(shí)間偏移差。相位比較器可輸出時(shí)間偏移差到時(shí)序調(diào)整電路。時(shí)序調(diào)整電路可響應(yīng)于相位差，而調(diào)整輸出到第一電路的所述一個(gè)或一個(gè)以上輸入端的信號。在此實(shí)施例中，時(shí)序調(diào)整電路可包含耦合到第一電路的所述一個(gè)或一個(gè)以上輸入端的第一組可編程延遲電路；并且相位比較器可使用時(shí)間偏移差來調(diào)整第一組可編程延遲電路的延遲參數(shù)。所述系統(tǒng)可另外包括耦合到第一電路的所述一個(gè)或一個(gè)以上輸出端的第二組輸出可編程延遲電路；并且其中相位比較器可使用時(shí)間偏移差來調(diào)整第二組可編程延6遲電路的延遲參數(shù)。第一時(shí)序調(diào)整電路可以是相位鎖定回路電路，所述相位鎖定回路電路具有f禹合到第一時(shí)鐘源發(fā)生器的輸入端；f禹合到第一電路的時(shí)鐘輸入端的輸出端；以及耦合到相位比較器輸出端的控制輸入端，并且相位鎖定回路可使用時(shí)間偏移差來調(diào)整輸出到時(shí)鐘輸入端的時(shí)鐘信號。在另外一實(shí)施例中，提供一種對第一電路和第二電路進(jìn)行同步的方法?？砂l(fā)信號通知所述第一和第二電路，以產(chǎn)生各自的波形輸出?？纱_定在從所述第一與第二電路輸出的所述產(chǎn)生的波形之間的第一相位差。第一電路的時(shí)鐘信號可通過對應(yīng)于第一相位差的第一量而進(jìn)行調(diào)整。響應(yīng)于第一相位差小于閾值，可發(fā)信號通知第一和第二電路以開始正常的運(yùn)作。在此實(shí)施例中，所述方法可另外包括通過確定來自第一與第二電路的所述產(chǎn)生的波形輸出之間的第二相位差來監(jiān)視第一和第二電路；以及通過對應(yīng)于第二相位差的第二量來調(diào)整第一電路的時(shí)鐘信號。將了解，在以下詳細(xì)描述及權(quán)利要求中將闡述各種其他實(shí)施例。附圖說明本專利技術(shù)的一個(gè)或一個(gè)以上實(shí)施例的各方面和優(yōu)點(diǎn)將通過查看以下詳細(xì)說明和通過參考各圖而變得顯而易見，其中圖I所示為根據(jù)本專利技術(shù)各實(shí)施例的通過處理器和比較器電路而實(shí)施的實(shí)例本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
【國外來華專利技術(shù)】...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：葛蘭·C·史提能，
申請(專利權(quán))人：吉林克斯公司，
類型：
國別省市：