一種部分場板屏蔽的高壓互連結構制造技術

一種部分場板屏蔽的高壓互連結構，屬于半導體功率器件技術領域。本發明專利技術用于具有高壓互連線的跑道型橫向功率器件中，包括雙層部分多晶屏蔽場板和高壓互連線；所述雙層部分多晶屏蔽場板僅存在于高壓互連線跨過的器件表面層中，無高壓互連線跨越的器件表面沒有多晶屏蔽場板；所述雙層部分多晶屏蔽場板由第一層場板和第二層場板構成，其中第二層場板位于第一層場板與高壓互連線之間；兩層場板在器件表面層中呈非連續分布狀，且兩層場板之間交錯分布并相距適當的距離。本發明專利技術與具有高壓互連的傳統浮空場板結構相比，在不影響浮空場板對高壓互連線效應的屏蔽作用，保證器件耐壓的基礎上，減小了器件尺寸，增加了器件的開態電流能力。

【技術實現步驟摘要】

本專利技術屬于半導體功率器件
，涉及高壓互連結構。
技術介紹
功率集成電路已經在通信、電源管理、馬達控制等領域取得巨大的發展，并將繼續受到更廣泛的關注。功率集成電路將高壓器件與低壓控制電路集成在一起帶來一系列的好處的同時，對電路設計也帶來嚴峻的挑戰。隨著集成度的增高，以及更高的互連電壓要求，具有高電位的高壓互連線(Highvoltage Interconnect ion,簡稱HVI)在跨過橫向雙擴散金屬氧化物半導體場效應晶體管LDMOS (Lateral Double-Diffused M0SFET)等高壓器件與隔離區的表面局部區域時,會導 致電力線局部集中，在器件的表面產生場致電荷，使表面電場急劇增大，嚴重影響器件的擊穿電壓。高壓互連電路常常使用浮空場板來屏蔽高壓線對器件耐壓的有害影響。然而，在傳統的浮空場板屏蔽結構中，浮空場板的存在會導致器件在同樣漂移區長度下的橫向擊穿耐壓的降低，因此器件的尺寸也必須增加，使器件的開態電流能力較無場板的結構會有所下降，器件成本與布局難度也相應增大。
技術實現思路
本專利技術要解決的技術問題在于，針對在傳統具有浮空場板的高壓互連結構中，無高壓互連線跨過的器件表面處的場板對器件橫向耐壓的不利影響，提供一種部分場板屏蔽的高壓互連技術。與傳統具有浮空場板的高壓互連結構相比，本專利技術在不影響浮空場板對高壓互連線效應的屏蔽作用、保證器件耐壓的基礎上，減小了器件尺寸，增加了器件的開態電流能力。本專利技術的技術方案是一種部分場板屏蔽的高壓互連結構，用于具有高壓互連線的跑道型橫向功率器件中，包括雙層部分多晶屏蔽場板和高壓互連線；所述雙層部分多晶屏蔽場板僅存在于高壓互連線跨過的器件表面層中，無高壓互連線跨越的器件表面沒有多晶屏蔽場板；所述雙層部分多晶屏蔽場板由第一層場板和第二層場板構成，其中第二層場板位于第一層場板與高壓互連線之間；兩層場板在器件表面層中呈非連續分布狀，且兩層場板之間交錯分布并相距適當的距離。根據器件結構與版圖情況，本專利技術中的雙層部分多晶屏蔽場板可選擇4種不同的連接方式，分別為I)跑道型橫向功率器件的源極與雙層部分多晶場板的第二層場板中位于器件源端的子場板相連，跑道型橫向功率器件的漏極與雙層部分多晶場板的第一層場板中位于器件漏端的子場板相連，如圖3所示。2)跑道型橫向功率器件的源極與雙層部分多晶場板的第二層場板中位于器件源端的子場板相連，跑道型橫向功率器件的漏極與雙層部分多晶場板的第二層場板中位于器件漏端的子場板相連，如圖6所示。3)跑道型橫向功率器件的源極與雙層部分多晶場板的第一層場板中位于器件源端的子場板相連，跑道型橫向功率器件的漏極與雙層部分多晶場板的第一層場板中位于器件漏端的子場板相連，如圖7所示。4)跑道型橫向功率器件的源極與雙層部分多晶場板的第一層場板中位于器件源端的子場板相連，跑道型橫向功率器件的漏極與雙層部分多晶場板的第二層場板中位于器件漏端的子場板相連，如圖8所示。本專利技術提供的部分場板屏蔽的高壓互連結構，在較低電壓下使用時，亦可省略第二層場板，只保留第一層場板，構成單層部分多晶場板的屏蔽技術。下面通過多晶浮空場板對器件耐壓的影響的分析說明本專利技術專利的原理。在具有雙層多晶浮空場板的器件表面，該雙層場板通過電容耦合作用，增大了互 連線與器件表面之間等效MOS電容的電容板面積，即減小了該等效電容值，使器件表面產生的高壓互連場致電荷量減少，從而起到屏蔽高壓互連線效應的作用，保護了器件耐壓。然而，傳統雙層浮空場板結構中，在無高壓互連線跨越的橫向器件表面，由于多晶浮空場板可視為等勢體，等勢線僅可在場板之間的位置均勻排布，故該浮空場板的存在，將會使器件的有效漂移區長度小于器件的實際漂移區長度。因此，在傳統結構中，為了保證器件的橫向耐壓能力，器件在沒有高壓互連線跨過的表面的漂移區必須與具有高壓互連線的器件表面的漂移區長度一致。在本專利技術中，雙層多晶浮空(屏蔽)場板僅位于高壓互連線跨過的器件表面，在其他位置的器件表面沒有浮空場板的存在。在這種結構中，部分的多晶浮空場板可以有效完成屏蔽高壓互連線效應的作用；同時，在高壓互連線未跨過的器件表面，由于無浮空場板的存在，器件的有效漂移區長度等于實際漂移區長度，在橫向耐壓相等的情況下，此處器件的漂移區長度可以明顯小于多晶浮空場板存在的器件表面處的漂移區長度。較短的漂移區可以增強器件的開態電流能力，同時減小功率器件的尺寸，在版圖布局和制造成本上也更加有優勢。附圖說明圖I為使用傳統雙層浮空場板的具有高壓互連的器件。圖2為使用本專利技術的雙層浮空場板的具有高壓互連的器件。圖3為沿圖1，圖2中AA'線的器件截面圖。圖4為沿圖I中BB'線的器件截面圖。圖5為沿圖2中BB'線的器件截面圖。圖6為雙層多晶屏蔽場板的第二種排布和接法。圖7為雙層多晶屏蔽場板的第三種排布和接法。圖8為雙層多晶屏蔽場板的第四種排布和接法。具體實施例方式為了使本專利技術所要解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本專利技術進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本專利技術，并不用于限定本專利技術。一種部分場板屏蔽的高壓互連結構，用于具有高壓互連線的跑道型橫向功率器件中，包括雙層部分多晶屏蔽場板和高壓互連線；所述雙層部分多晶屏蔽場板僅存在于高壓互連線跨過的器件表面層中，無高壓互連線跨越的器件表面沒有多晶屏蔽場板；所述雙層部分多晶屏蔽場板由第一層場板和第二層場板構成，其中第二層場板位于第一層場板與高壓互連線之間；兩層場板在器件表面層中呈非連續分布狀，且兩層場板之間交錯分布并相距適當的距離。本專利技術提供的部分場板屏蔽的高壓互連結構，與具有高壓互連的傳統浮空場板技術相比，本專利技術在不影響傳統浮空場板技術對高壓互連線效應的屏蔽作用，保證器件耐壓的基礎上，減小了器件尺寸，增加了器件的開態電流能力。圖I為使用傳統雙層浮空場板的具有高壓互連的器件。其中I是橫向功率器件的源柵極，2是橫向功率器件的漏極，3是I層浮空多晶場板，4是II層浮空多晶場板，5是高 壓互連線。圖2為使用本專利技術的雙層浮空場板的具有高壓互連的器件。其中I是橫向功率器件的源柵極，2是橫向功率器件的漏極，3是橫向功率器件的漂移區，4是I層浮空多晶場板，5是II層浮空多晶場板，6是高壓互連線。圖3為沿圖1，圖2中AA'線的器件截面圖。以N型溝道器件為例，其中I為P型襯底，2為N型雜質區，3是P型阱區，4、5分別是源極的P型雜質重摻雜區和N型雜質重摻雜區，6是漏極的N型雜質重摻雜區，7是與第二層屏蔽場板源端子場板相連的源極，8是多晶硅柵極，9是與第一層屏蔽場板漏端子場板相連的漏極，10是柵氧化層，11是金屬前絕緣介質層，12是第一層多晶屏蔽場板，13是第二 I層多晶屏蔽場板，14是高壓互連線。該雙層場板通過電容耦合作用，增大了互連線與器件表面之間等效MOS電容的電容板面積，即減小了該等效電容值，使器件表面產生的高壓互連場致電荷量減少，從而起到屏蔽高壓互連線效應的作用，保護了器件耐壓。圖4為沿圖I中BB'線的器件截面圖。以N型溝道器件為例，其中I為P型襯底，2為N型雜質區，3是P型阱區，4、5分別是源極的P型雜質重摻雜區和N型雜質重摻雜區，6是漏極的N型雜質重摻雜區，7是與第二層屏蔽場板源端子場本文檔來自技高網...

【技術保護點】
一種部分場板屏蔽的高壓互連結構，用于具有高壓互連線的跑道型橫向功率器件中，包括雙層部分多晶屏蔽場板和高壓互連線；所述雙層部分多晶屏蔽場板僅存在于高壓互連線跨過的器件表面層中，無高壓互連線跨越的器件表面沒有多晶屏蔽場板；所述雙層部分多晶屏蔽場板由第一層場板和第二層場板構成，其中第二層場板位于第一層場板與高壓互連線之間；兩層場板在器件表面層中呈非連續分布狀，且兩層場板之間交錯分布并相距適當的距離。

【技術特征摘要】

【專利技術屬性】
技術研發人員：喬明，張昕，許琬，李燕妃，周鋅，吳文杰，張波，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：