本實(shí)用新型專利技術(shù)提供提升283系列DSP維護(hù)效率的裝置，包括與DSP連接的分頻器和延時(shí)器；分頻器的輸入端與DSP的時(shí)鐘輸入端連接；延時(shí)器的一個(gè)輸入端與分頻器的輸出端連接，另一個(gè)輸出端與DSP的復(fù)位輸入端連接，延時(shí)器的輸出端與DSP的GPIO86/XA14和GPIO87/XA15管腳連接。時(shí)鐘信號(hào)同時(shí)送給分頻器和DSP，分頻器對(duì)時(shí)鐘信號(hào)的分頻得到頻率較低的時(shí)鐘信號(hào)，并傳給延時(shí)器；復(fù)位信號(hào)同時(shí)送給延時(shí)器和DSP，延時(shí)器使用該時(shí)鐘信號(hào)對(duì)復(fù)位信號(hào)進(jìn)行計(jì)數(shù)延時(shí)，然后將其輸出給DSP的GPIO86/XA14和GPIO87/XA15管腳；延時(shí)器的延時(shí)時(shí)間內(nèi)，操作人員完成仿真器與DSP之間的連接。（*該技術(shù)在2022年保護(hù)過期，可自由使用*）
【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)應(yīng)用于所有采用283系列DSP作為主控芯片的產(chǎn)品，具體涉及ー種提升283系列DSP維護(hù)效率的裝置。
技術(shù)介紹
283系列DSP作為TI公司主推的32位高檔CPU，其支持浮點(diǎn)運(yùn)算，事件管理器和AD等模塊較281系列有了較大改迸，更加適合廣大編程人員，因而在各個(gè)行業(yè)得到了越來越廣泛的應(yīng)用。 與之前的DSP或者單片機(jī)相比，283系列DSP在加密和解密方面顯得更加嚴(yán)謹(jǐn)。程序加密時(shí)，除了需要設(shè)置Flash密碼外，還需要注意程序代碼在DSP程序存儲(chǔ)器區(qū)所放置的位置，否則CPU無法正常運(yùn)行；加密后的程序升級(jí)維護(hù)吋，僅僅輸入密碼是無效的，必須更改啟動(dòng)模式，才能使用仿真器進(jìn)行調(diào)試，這對(duì)生產(chǎn)廠家造成了諸多不便。為了解決該問題，大部分廠家采用的是撥碼開關(guān)或者按鈕，上電前將撥碼開關(guān)或者按鈕打到啟動(dòng)模式選擇狀態(tài)，維護(hù)結(jié)束后將其恢復(fù)到從FLASH啟動(dòng)狀態(tài)，但是撥碼開關(guān)和按鈕都需要人工操作，并且需要在結(jié)構(gòu)外殼上留出操作空間，這增加了結(jié)構(gòu)和硬件設(shè)計(jì)難度，并且可能降低產(chǎn)品可靠性。283系列DSP中啟動(dòng)模式選擇見表1 : mom _ cmmrxm^ f apsoKtXArj ^_!- J1jj1 D IIC·I 丨 p.nw!;ti*-Ic-JVI ! a 5；；[-I1 _ ；i'KMX _;jVt-1ci vcB.^-4 \y-yy i] >! 5 f c-1i.urf iaXhTf viei ^i5IπICi ΜΟ-.ζ. CI λ tiTf d.::! フ 1 [^I1レ巧qI y。 I " r- ..... c io ■i ^ζ 丨 1 i-1丨 qゆゆI 4;η Ie*；i ojr.p 1；;,;! 50Jj^I 1； e； -Kc； r-,yp_.；本技術(shù)要解決的技術(shù)問題是提供一種提升283系列DSP維護(hù)效率的裝置。本技術(shù)為解決上述技術(shù)問題所采取的技術(shù)方案為一種提升283系列DSP維護(hù)效率的裝置，其特征在于它包括與DSP連接的分頻器和延時(shí)器；其中分頻器的輸入端與DSP的時(shí)鐘輸入端連接；延時(shí)器的一個(gè)輸入端與分頻器的輸出端連接，另ー個(gè)輸出端與DSP的復(fù)位輸入端連接，延時(shí)器的輸出端同時(shí)與DSP的GPI086/XA14和GPI087/XA15管腳連接。按上述方案，所述的分頻器和延時(shí)器通過復(fù)雜可編程邏輯器件實(shí)現(xiàn)。一種提升283系列DSP維護(hù)效率的方法，它包含以下步驟1)時(shí)鐘信號(hào)同時(shí)送給分頻器和DSP，分頻器通過對(duì)時(shí)鐘信號(hào)的分頻，得到頻率較低的時(shí)鐘信號(hào)，并傳給延時(shí)器；2)復(fù)位信號(hào)同時(shí)送給延時(shí)器和DSP，延時(shí)器使用該頻率較低的時(shí)鐘信號(hào)對(duì)復(fù)位信號(hào)進(jìn)行計(jì)數(shù)延時(shí)，然后將其輸出送給DSP的GPI086/XA14和GPI087/XA15管腳；所述延時(shí)器的延時(shí)時(shí)間內(nèi)，操作人員完成仿真器與DSP之間的連接。按上述方案，所述的分頻器和延時(shí)器通過復(fù)雜可編程邏輯器件實(shí)現(xiàn)；所述延時(shí)器的延時(shí)時(shí)間通過在復(fù)雜可編程邏輯器件修改延時(shí)器計(jì)數(shù)值來調(diào)整。按上述方案，所述的延時(shí)器的延時(shí)時(shí)間不大于1秒。本技術(shù)的有益效果為 1、系統(tǒng)上電后，在本技術(shù)裝置控制下，延時(shí)器有延時(shí)，使得GPI086/XA14和GPI087/XA15兩個(gè)管腳輸入信號(hào)均為0，由表1得到DSP進(jìn)入模式3(Branch to check bootmode);經(jīng)過延時(shí)器的延時(shí)時(shí)間后，GPI086/XA14和GPI087/XA15兩個(gè)管腳輸入信號(hào)均為1，由表1得到DSP進(jìn)入模式F (Jump to Flash);操作人員可在延時(shí)時(shí)間內(nèi)完成仿真器與DSP之間的連接。整個(gè)過程完全自動(dòng)，無需使用撥碼開關(guān)或者按鈕，無需在結(jié)構(gòu)上留出位置，即簡(jiǎn)化了結(jié)構(gòu)設(shè)計(jì)又降低了硬件成本。2、米用 CPLD (Complex Programmable Logic Device,復(fù)雜可編程邏輯器件)來實(shí)現(xiàn)分頻器和延時(shí)器的功能，在試驗(yàn)選擇合適的延時(shí)時(shí)間時(shí)，只需要修改CPLD程序中的延時(shí)器計(jì)數(shù)時(shí)間即可，方便快捷。3、本技術(shù)裝置無需額定的硬件資源，無需手動(dòng)操作，將解密過程簡(jiǎn)化為簡(jiǎn)單的密碼輸入過程，這樣即不會(huì)造成程序泄密，又提高了程序維護(hù)效率，同時(shí)不會(huì)對(duì)硬件和結(jié)構(gòu)造成影響，非常值得推廣。附圖說明圖1為本技術(shù)一實(shí)施例的結(jié)構(gòu)框圖。圖2為本技術(shù)一實(shí)施例的工作時(shí)序圖。具體實(shí)施方式圖1為本技術(shù)ー實(shí)施例的結(jié)構(gòu)框圖，本實(shí)施例裝置包括與DSP連接的CPLD，CPLD中包含分頻器和延時(shí)器；其中分頻器的輸入端與DSP的時(shí)鐘輸入端連接；延時(shí)器的一個(gè)輸入端與分頻器的輸出端連接，另ー個(gè)輸出端與DSP的復(fù)位輸入端連接，延時(shí)器的輸出端同時(shí)與DSP的GPI086/XA14和GPI087/XA15管腳連接。復(fù)位信號(hào)RST和系統(tǒng)時(shí)鐘信號(hào)CLK同時(shí)送給CPLD和DSP，在CPLD內(nèi)部，首先是通過對(duì)時(shí)鐘信號(hào)CLK的分頻，得到頻率較低的時(shí)鐘信號(hào)，然后使用該頻率較低的時(shí)鐘信號(hào)對(duì)復(fù)位信號(hào)RST進(jìn)行計(jì)數(shù)延時(shí)，將其輸出送給DSP的管腳GPI086/XA14和GPI087/XA15，從而完成自動(dòng)模式選擇功能。圖2為本技術(shù)一實(shí)施例的工作時(shí)序圖，t0時(shí)刻，系統(tǒng)上電，DSP進(jìn)入復(fù)位狀態(tài)；tl時(shí)刻，DSP完成復(fù)位，DSP開始進(jìn)入模式選擇狀態(tài)，由于此時(shí)管腳GPI086/XA14和GPI087/XA15受CPLD控制為低電平，DSP進(jìn)入調(diào)試模式，此時(shí)DSP程序一直處于死循環(huán)查找啟動(dòng)模式狀態(tài)，編程人員可以在tl-t2時(shí)間內(nèi)完成仿真器的連接，可以通過仿真器控制程序的運(yùn)行；t2時(shí)刻，管腳GPI086/XA14和GPI087/XA15受CPLD控制為高電平，保證CPU不插仿真器工作時(shí)，程序在t2時(shí)刻開始從DSP內(nèi)部Flash啟動(dòng)。注意tl到t2之間的時(shí)間受到變頻器上電緩沖的影響，時(shí)間不宣過長(zhǎng)，否則會(huì)増大 上電緩沖電阻的應(yīng)力，降低硬件可靠性，因此該時(shí)間選擇為Is以內(nèi)比較合適，也可以通過試驗(yàn)確定，該時(shí)間可以通過修改延時(shí)器進(jìn)行變化。權(quán)利要求1.一種提升283系列DSP維護(hù)效率的裝置，其特征在于它包括與DSP連接的分頻器和延時(shí)器；其中分頻器的輸入端與DSP的時(shí)鐘輸入端連接；延時(shí)器的一個(gè)輸入端與分頻器的輸出端連接，另一個(gè)輸出端與DSP的復(fù)位輸入端連接,延時(shí)器的輸出端同時(shí)與DSP的GPI086/XA14 和 GPI087/XA15 管腳連接。2.根據(jù)權(quán)利要求I所述的提升283系列DSP維護(hù)效率的裝置，其特征在于所述的分頻器和延時(shí)器通過復(fù)雜可編程邏輯器件實(shí)現(xiàn)。專利摘要本技術(shù)提供提升283系列DSP維護(hù)效率的裝置，包括與DSP連接的分頻器和延時(shí)器；分頻器的輸入端與DSP的時(shí)鐘輸入端連接；延時(shí)器的一個(gè)輸入端與分頻器的輸出端連接，另一個(gè)輸出端與DSP的復(fù)位輸入端連接，延時(shí)器的輸出端與DSP的GPIO86/XA14和GPIO87/XA15管腳連接。時(shí)鐘信號(hào)同時(shí)送給分頻器和DSP，分頻器對(duì)時(shí)鐘信號(hào)的分頻得到頻率較低的時(shí)鐘信號(hào)，并傳給延時(shí)器；復(fù)位信號(hào)同時(shí)送給延時(shí)器和DSP，延時(shí)器使用該時(shí)鐘信號(hào)對(duì)復(fù)位信號(hào)進(jìn)行計(jì)數(shù)延時(shí)，然后將其輸出給DSP的GPIO86/XA14和GPIO87/XA15管腳；延時(shí)器的延時(shí)時(shí)間內(nèi)，操作人員完成仿真器與DSP之間的連接。文檔編號(hào)G06F15/76GK202758350SQ20122040882公開日2013年2月27日 申請(qǐng)日期本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種提升283系列DSP維護(hù)效率的裝置，其特征在于：它包括與DSP連接的分頻器和延時(shí)器；其中分頻器的輸入端與DSP的時(shí)鐘輸入端連接；延時(shí)器的一個(gè)輸入端與分頻器的輸出端連接，另一個(gè)輸出端與DSP的復(fù)位輸入端連接，延時(shí)器的輸出端同時(shí)與DSP的GPIO86/XA14和GPIO87/XA15管腳連接。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：康現(xiàn)偉，王勝勇，盧家斌，劉亮，李傳濤，李四川，李海東，
申請(qǐng)(專利權(quán))人：中冶南方武漢自動(dòng)化有限公司，
類型：實(shí)用新型
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。