本發明專利技術涉及輸出電路。輸出電路包括第一至第四晶體管、第一和第二恒流單元，以及差分對。第一和第二晶體管的柵極分別被供以兩個輸入信號。第一晶體管的漏極耦接到第三晶體管的漏極和第四晶體管的柵極。第二晶體管的漏極耦接到第三晶體管的柵極和第四晶體管的漏極。第一恒流單元耦接到第三和第四晶體管的源極。差分對包括兩個晶體管，且兩個晶體管的柵極分別耦接到第一和第二晶體管的漏極。第二恒流單元耦接到兩個晶體管的源極。兩個輸出信號從分別對應于兩個晶體管的漏極的兩個節點輸出。
【技術實現步驟摘要】
本公開涉及輸出電路。
技術介紹
差分放大器被用于廣泛的應用領域。例如，互補信號被用于電子裝置之間的通信。因此，設置在電子裝置中的通信接口電路具有驅動器電路，驅動器電路包括差分放大器以響應于互補輸入信號輸出互補信號。日本特開專利公報No. 2003-152523描述了這種驅動器電路的示例。例如，如圖7所示，驅動器電路中包括的差分放大器具有反相器71、72以及差分 電流輸出驅動器73。反相器71、72分別接收互補輸入信號IN、XIN。差分電流輸出驅動器73響應來自反相器71、72的輸出信號INa、XINa。差分電流輸出驅動器73包括輸入晶體管M71、M72，輸入晶體管M71、M72分別響應輸入信號IN、XIN以互補方式被激活和去激活。例如，當輸入晶體管M71被激活以將其漏極電流經由輸出端子74提供給信號配線(電纜)時，耦接到被去激活的輸入晶體管M72的端接(terminating)電阻器R72端接耦接到輸出端子75的信號配線(電纜)。當輸入晶體管M72被激活以將其漏極電流經由輸出端子75提供給信號配線(電纜)時，耦接到被去激活的輸入晶體管M71的端接電阻器R71端接耦接到輸出端子74的信號配線(電纜)。通過這種方式，差分放大器產生互補輸出信號OUT和 XOUT。如圖8所不,在圖7所不的差分放大器中，在輸出信號OUT與反相輸出信號XOUT之間的轉換時刻中出現差異。例如，反相輸出信號XOUT的上升時刻相對于輸出信號OUT的下降時刻被延遲。此外，因為輸出信號OUT和XOUT彼此互補，所以輸出信號OUT的上升時刻相對于反相輸出信號XOUT的下降沿時刻也被延遲。如圖9所示，當內部信號INa在時間Tl上升時，接收內部信號Ina的輸入晶體管M71的導通電阻增加。這樣降低了流過輸入晶體管M71的電流，并降低了輸出信號OUT。此夕卜，內部信號XINa在時間Tl下降。當提供給輸入晶體管M72柵極的內部信號XINa的電壓被降低到低于通過從高電位電壓VDD減去恒流晶體管M73的源漏極電壓與輸入晶體管M72的閾值電壓Vth的總和而獲得的電壓時，輸入晶體管M72被激活(時間T2)。然后，電流經由激活的輸入晶體管M72流向電阻器R72，以提高反相輸出信號X0UT。通過這種方式，輸入晶體管M71、M72在不同的時刻被激活和去激活。因此，相對于輸出信號OUT和XOUT的其中一個的電位從高電平變為低電平的時亥IJ，輸出信號OUT和XOUT的另外一個的電位從低電平變為高電平的時刻被延遲。因此，由于互補輸出信號OUT和XOUT之間的時刻延遲(即偏斜)，輸出信號OUT和XOUT的交叉點從這些信號OUT和XOUT的每一個的中點振幅偏移。輸出信號OUT和XOUT的交叉點從中點振幅的這種偏移使待傳輸數據的質量惡化
技術實現思路
根據一個方面，輸出電路包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第一恒流單元、差分對以及第二恒流單元。第一晶體管包括柵極、源極和漏極，第一晶體管的柵極被供以兩個輸入信號的其中一個。第二晶體管包括柵極、源極和漏極，第二晶體管的柵極被供以兩個輸入信號的另外一個。第三晶體管包括耦接到第一晶體管的漏極的漏極、耦接到第二晶體管的漏極的柵極、和源極。第四晶體管包括耦接到第一晶體管的漏極的柵極、耦接到第二晶體管的漏極的漏極、和源極。第一恒流單元耦接到第三晶體管的源極和第四晶體管的源極。差分對包括兩個晶體管，差分對的兩個晶體管各自包括柵極、源極和漏極。差分對的 兩個晶體管的其中一個的柵極耦接到第一晶體管的漏極，并且差分對的兩個晶體管的另外一個的柵極耦接到第二晶體管的漏極。第二恒流單元耦接到差分對的兩個晶體管的源極。兩個輸出信號從分別對應于差分對的兩個晶體管的漏極的兩個節點輸出。本公開的上述方面抑制了兩個輸出信號之間的時移(shift in timing)。附圖說明參照如下對當前優選實施例的描述連同附圖，可以很好地理解本實施例連同其目的和優點，在附圖中圖I是數據傳輸系統的示意圖；圖2是半導體裝置的示意性方框圖；圖3是根據第一實施例的差分放大器的電路圖；圖4是圖3的差分放大器的操作波形圖；圖5是根據第二實施例的差分放大器的電路圖；圖6是另一差分放大器的電路圖；圖7是現有技術驅動器電路的電路圖；圖8是圖7的驅動器電路的操作波形圖；以及圖9是圖7的驅動器電路的操作波形圖。具體實施例方式下面參照附圖描述實施例。如圖I所示，數據傳輸系統包括個人計算機(PC) 11和數碼相機12。個人計算機11和數碼相機12通過電纜13相互耦接。作為電纜13，使用與用于數據傳輸的接口兼容的電纜，例如USB電纜。數碼相機12包括用于數據傳輸的驅動器電路。驅動器電路例如可以包括差分放大器。傳輸數據例如圖像數據經由電纜13從數碼相機12向個人計算機11傳輸。如圖2所示，內建在數碼相機12中的半導體裝置20包括通過總線25相互耦接的微處理器(MPU)21、接口 22、存儲器(隨機存取存儲器(RAM))23以及外圍電路24，MPU21用于進行總體控制。外圍電路24包括執行用于成像的聚焦控制、諸如顏色校正之類的圖像處理、用于將拾取的圖像數據轉換為給定格式(例如聯合圖像專家組(JPEG)的圖像數據的數據轉換處理等等的電路。產生的圖像數據被存儲在存儲裝置(未示出)中。存儲裝置例如是硬盤驅動器(HDD)或者非易失性存儲器。接口 22包括驅動器電路26。驅動器電路26在MPU21的控制下輸出圖像數據。圖像數據經由電纜13傳輸給個人計算機11。下面描述差分放大器(輸出電路)的配置示例。下面參照圖3和圖4描述差分放大器的第一實施例。如圖3所示，差分放大器30包括輸入單元31和差分單元32。輸入單元31基于分別提供給輸入端子Pil和Pi2的互補輸入信號IN和XIN產生互補內部信號INa和XINa。輸入信號IN被提供給晶體管Ml的柵極，且反相輸入信號XIN被提供給晶體管M2的柵極。晶體管Ml的源極耦接到被供以低電位電壓VSS的配線。在下面的描述中，將被供以低電位電壓VSS的配線稱為基于該電壓的配線VSS。這也適用于被供以其他電壓的配線。晶體管Ml的漏極耦接到晶體管M3的漏極。晶體管M2的源極耦接到配線VSS，且晶體管M2的漏極耦接到晶體管M4的漏極。·晶體管Ml的漏極與晶體管M3的漏極之間的節點NI充當第一反相器33的輸出節點并耦接到晶體管M4的柵極。晶體管M2的漏極與晶體管M4的漏極之間的節點N2充當第二反相器34的輸出節點并耦接到晶體管M3的柵極。晶體管Ml和M3作為接收輸入信號IN的第一反相器33操作。此外，晶體管M2和M4作為接收反相輸入信號XIN的第二反相器34操作。第一反相器33和第二反相器34相互交叉耦接。晶體管M3的源極與晶體管M4的源極之間的節點N3耦接到晶體管M5。晶體管M5例如是P溝道MOS晶體管。晶體管M5的漏極耦接到節點N3。晶體管M5的源極耦接到被供以高電位電壓VDD的配線(下面稱為配線VDD)。晶體管M5的柵極被供以偏置電壓VB。晶體管M5作為根據偏置電壓VB提供漏極電流的恒流源進行操作。晶體管M5是第一恒流單元的一個示例。晶體管M5根據偏置電壓VB，將節點N3的電壓Vpsl設定為比高電位電壓VDD低晶體管M5的源漏極電壓的值。此外，輸入單元31包括本文檔來自技高網...
【技術保護點】
一種輸出電路，包括：第一晶體管，包括柵極、源極和漏極，其中所述第一晶體管的柵極被供以兩個輸入信號的其中一個；第二晶體管，包括柵極、源極和漏極，其中所述第二晶體管的柵極被供以所述兩個輸入信號中的另外一個；第三晶體管，包括耦接到所述第一晶體管的漏極的漏極、耦接到所述第二晶體管的漏極的柵極、以及源極；第四晶體管，包括耦接到所述第一晶體管的漏極的柵極、耦接到所述第二晶體管的漏極的漏極、以及源極；第一恒流單元，被耦接到所述第三晶體管的源極和所述第四晶體管的源極；差分對，包括兩個晶體管，所述差分對的兩個晶體管各自包括柵極、源極和漏極，其中所述差分對的兩個晶體管的其中一個晶體管的柵極耦接到所述第一晶體管的漏極，所述差分對的兩個晶體管中的另外一個晶體管的柵極耦接到所述第二晶體管的漏極；以及第二恒流單元，被耦接到所述差分對的兩個晶體管的源極，其中兩個輸出信號從分別與所述差分對的兩個晶體管的漏極相對應的兩個節點輸出。
【技術特征摘要】
...
【專利技術屬性】
技術研發人員：松田晶詳，鈴木章弘，
申請(專利權)人：富士通半導體股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。