一種低密度奇偶校驗碼譯碼裝置和譯碼方法制造方法及圖紙

本發明專利技術公開了一種低密度奇偶校驗碼譯碼裝置，包括存儲單元；控制單元，用于執行校驗節點更新控制和變量節點更新控制，校驗節點更新控制包括根據LDPC碼的校驗矩陣的模結構，讀取存儲單元中的變量節點似然比中的一部分變量節點似然比信息；將更新的校驗節點似然比保存至該存儲單元；變量節點更新控制包括根據LDPC碼的校驗矩陣的模結構，讀取存儲單元中的校驗節點似然比中的一部分校驗節點似然比信息；將更新的變量節點似然比保存至該存儲單元；處理單元，用于執行校驗節點更新和變量節點更新。本發明專利技術的譯碼裝置根據模結構控制對存儲單元數據的選取和更新，從而實現了譯碼器結構化和參數化設計，達到了簡化設計保證性能的效果。

【技術實現步驟摘要】

本專利技術涉及數字通信系統中的前向糾錯編碼領域，尤其涉及一種糾錯編碼方式為具有掩模結構的結構化LDPC碼的譯碼方法。
技術介紹
Shannon在著名的“通信的數學理論”中，闡明了在有噪聲信道中實現可靠傳輸的途徑是編碼。他提出了有噪聲信道中信息可傳輸的最大速率，即信道容量；同時也推導出了信息可無錯誤傳輸所需的最小信噪比值，被稱為Shannon極限。雖然Shannon的信道編碼理論給出了最佳編碼的極限性能，但并沒有給出具體的編碼方案。以此為基礎，人們一直致力于尋找性能上接近Shannon極限的編碼方案。 LDPC碼最早由Gallager提出，是一種校驗矩陣非常稀疏的線性分組碼。也就是說，其校驗矩陣中只有非常少量的非“O”元素(對于二進制碼來說，非“O”元素即為“I”元素)。Mackay等人的進一步研究表明，LDPC碼的性能在消息傳遞(MP)迭代譯碼算法下可以接近Shannon極限。為了解決LDPC碼編碼復雜度較高的問題，近年來提出了結構化的LDPC碼，例如具有準循環(Quasi Circulant)結構的LDPC碼。QC-LDPC碼的校驗矩陣由若干子矩陣構成。這些子矩陣要么是一個全零子陣，要么是一個由單位矩陣循環移位得到的循環置換矩陣(Circulant Permutation Matrix)。更一般的，非全零子陣還可以由多個循環置換矩陣構成。QC-LDPC碼可以采用簡單的移位寄存器的方式進行編碼，同時由于其校驗矩陣結構的規律性，可以大量減少校驗矩陣所需的存儲空間，且有利于譯碼過程中數據的尋址。為了進一步提升LDPC碼的性能，具有特定度分布的非規則LDPC碼被證明提供了優選的集性能。然而，受制于碼長、結構化參數等具體指標的限制，結構化LDPC碼參數與優選的度分布之間往往不能很好的匹配。為此，帶掩模結構的結構化LDPC碼被提出，解決了度分布的精確近似、碼停止集設計等問題。LDPC譯碼器通常采用專用的硬件電路來實現，通過并行的結構來提高譯碼吞吐量，然而其固定的結構很難滿足對不同參數(碼長、碼率)和校驗矩陣結構的LDPC碼進行譯碼。
技術實現思路
本專利技術的目的是提供。本專利技術的一個方面提供了一種低密度奇偶校驗碼譯碼裝置，包括存儲單元，用于存儲初始化的變量節點似然比、更新的變量節點似然比和更新的校驗節點似然比；控制單元，用于執行校驗節點更新控制和變量節點更新控制，所述校驗節點更新控制包括根據LDPC碼的校驗矩陣的模結構，讀取所述存儲單元中的所述變量節點似然比中的一部分變量節點似然比信息；和根據LDPC碼的校驗矩陣的模結構，將更新的校驗節點似然比保存至該存儲單元；所述變量節點更新控制包括根據LDPC碼的校驗矩陣的模結構，讀取所述存儲單元中的所述校驗節點似然比中的一部分校驗節點似然比信息；和根據LDPC碼的校驗矩陣的模結構，將更新的變量節點似然比保存至該存儲單元；處理單元，用于執行校驗節點更新和變量節點更新，所述校驗節點更新包括根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和所述控制單元讀取的所述一部分變量節點似然比信息，計算得到所述更新的校驗節點似然比；所述變量節點更新包括根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和所述控制單元讀取的所述一部分校驗節點似然比信息，計算得到所述更新的變量節點似然比。本專利技術的另一個方面提供了一種低密度奇偶校驗碼譯碼方法，包括步驟a、初始化存儲單元；步驟b、根據LDPC碼的校驗矩陣的模結構，讀取所述存儲單元中的所述變量節點 似然比中的一部分變量節點似然比信息；步驟C、根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和所述控制單元讀取的所述一部分變量節點似然比信息，計算得到所述更新的校驗節點似然比；步驟d、根據LDPC碼的校驗矩陣的模結構，將更新的校驗節點似然比保存至該存儲單元；步驟e、根據LDPC碼的校驗矩陣的模結構，讀取所述存儲單元中的所述校驗節點似然比中的一部分校驗節點似然比信息；步驟f、根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和所述控制單元讀取的所述一部分校驗節點似然比信息，計算得到所述更新的變量節點似然比；步驟g、據LDPC碼的校驗矩陣的模結構，將更新的變量節點似然比保存至該存儲單元。由于本專利技術針對低密度奇偶校驗碼中存在的模結構，改進了譯碼控制單元，根據模結構控制對存儲單元數據的選取和更新，從而實現了譯碼器結構化和參數化設計，達到了簡化設計保證性能的效果。附圖說明圖I是本專利技術一個實施例提供的譯碼裝置的構成框2為掩模圖樣的示意圖。圖3是本專利技術一個實施例提供的譯碼方法的流程圖。具體實施例方式下面結合附圖對本專利技術的低密度奇偶校驗碼譯碼裝置和譯碼方法的優選實施例進行詳細說明。請參照圖1，圖I是本專利技術一個實施例提供的譯碼裝置的構成框圖。本實施例的譯碼裝置10包括存儲單元11、控制單元12、處理單元13和奇偶校驗單元14。控制單元12包括校驗節點控制單元121、變量節點控制單元122和初始化單元123。處理單元13包括校驗節點處理單元131和變量節點處理單元132。存儲單元11用于存儲譯碼過程中所需要的和所產生的信息，例如存儲初始化的變量節點似然比、更新的變量節點似然比和更新的校驗節點似然比。具體而言，存儲單元11包括第一存儲區111和第二存儲區112，該第一存儲區111用于存儲接收到的各碼元的對數似然比LLRn ;第二存儲區112用于存儲更新的校驗節點似然比Lmn和更新的變量節點似然比 Znm。存儲單兀 11 可以是 SDRAM(Synchronous Dynamic Random Access Memory,同步動態隨機存取存儲器)、DDR(Double Data Rate SDRAM，雙倍速率同步動態隨機存儲器)等存儲器?？刂茊卧?2用于根據LDPC碼的校驗矩陣的模結構，對存儲單元11進行空間分配、查找表建立、存儲校驗矩陣的機構、為譯碼過程中的數據的尋址提供索引、對迭代譯碼的過程進行控制等。具體而言，校驗節點控制單元121用于根據LDPC碼的校驗矩陣的模結構，讀取該存儲單元11中的該變量節點似然比中的一部分變量節點似然比信息；根據LDPC碼的校驗矩陣的模結構，將更新的校驗節點似然 比保存至該存儲單元11。變量節點控制單元122用于根據LDPC碼的校驗矩陣的模結構，讀取該存儲單元11中的該校驗節點似然比中的一部分校驗節點似然比信息；根據LDPC碼的校驗矩陣的模結構，將更新的變量節點似然比保存至該存儲單元11?？刂茊卧?2可以是DSP (Digital Signal Processor,數字信號處理)、CPU (Central Processing Unit,中央處理器)等數字處理器，也可以是FPGA(Field-Programmable Gate Array,現場可編程門陣列)、CPLD(Complex ProgrammableLogic Device，復雜可編程邏輯器件)等可編程邏輯器件。處理單元13用于在控制單元12的控制下，根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系計算更新的校驗節點似然比和更新的變量節點似然比。具體而言，該校驗節點處理單元131用于根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和該控制單元讀取的該一部分變量節點似然比信息，本文檔來自技高網...

【技術保護點】
一種低密度奇偶校驗碼譯碼裝置，其特征在于，包括：存儲單元，用于存儲初始化的變量節點似然比、更新的變量節點似然比和更新的校驗節點似然比；控制單元，用于執行校驗節點更新控制和變量節點更新控制，所述校驗節點更新控制包括根據LDPC碼的校驗矩陣的模結構，讀取所述存儲單元中的所述變量節點似然比中的一部分變量節點似然比信息；和根據LDPC碼的校驗矩陣的模結構，將更新的校驗節點似然比保存至該存儲單元；所述變量節點更新控制包括根據LDPC碼的校驗矩陣的模結構，讀取所述存儲單元中的所述校驗節點似然比中的一部分校驗節點似然比信息；和根據LDPC碼的校驗矩陣的模結構，將更新的變量節點似然比保存至該存儲單元；處理單元，用于執行校驗節點更新和變量節點更新，所述校驗節點更新包括根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和所述控制單元讀取的所述一部分變量節點似然比信息，計算得到所述更新的校驗節點似然比；所述變量節點更新包括根據LDPC碼的校驗矩陣所約束的編碼比特的校驗關系和所述控制單元讀取的所述一部分校驗節點似然比信息，計算得到所述更新的變量節點似然比。

【技術特征摘要】

【專利技術屬性】
技術研發人員：白棟，李繼龍，邢觀斌，高鵬，申紅兵，王偉平，
申請(專利權)人：北京泰美世紀科技有限公司，國家廣播電影電視總局廣播科學研究院，
類型：發明
國別省市：