一種二維矩陣匹配方法及電路組成比例

本發明專利技術屬于矩陣匹配技術領域，具體涉及一種二維矩陣匹配方法及電路。本發明專利技術的二維矩陣匹配方法步驟為構建小矩陣存儲模塊，構建包括大矩陣存儲模塊A和大矩陣存儲模塊B的大矩陣存儲模塊，小矩陣存儲模塊與大矩陣存儲模塊A進行匹配，整合匹配結果，完成匹配運算。本發明專利技術的二維矩陣匹配電路包括小矩陣存儲模塊控制電路和大矩陣存儲模塊控制電路，大矩陣存儲模塊控制電路包括大矩陣存儲模塊A控制電路和大矩陣存儲模塊B控制電路。本發明專利技術解決的技術問題是現有二維矩陣匹配方法需要設置運算緩存區，抽取控制過于復雜；現有二維矩陣匹配電路浪費大量塊內存資源。本發明專利技術取得了簡化數據抽取過程、減少塊內存資源浪費的有益效果。

【技術實現步驟摘要】
—種二維矩陣匹配方法及電路
本專利技術屬于矩陣匹配
，具體涉及一種二維矩陣匹配方法及電路。
技術介紹
在圖像處理、模式識別和信息搜索等眾多領域，都需要應用二維矩陣的匹配運算。 常用的匹配運算包括絕對差、均方差和積相關等方法，在實際中會根據具體應用，從精度、 效率和通用性三個方面衡量以選擇較優的算法·。雖然匹配算法有所不同，但歸根結底都是兩個二維矩陣對應點的遍歷計算，即作為目標的小矩陣與包含所有待匹配數據的大矩陣中所有和上述小矩陣大小相同的子矩陣之間的相關性計算。現有的匹配方法中，需要預先開辟出一個二維小矩陣、一個二維大矩陣和一個與小矩陣大小相同的二維運算緩存區，每一次匹配運算都需要從大矩陣中截出與小矩陣同樣大小的子矩陣放入運算緩存區，數據的抽取控制非常復雜，如圖1所示。實現上述匹配方法的電路中，因為二維存儲空間由多個一維內存構造而成，在硬件實現中，每構造一個一維內存，即使內存容量很小(通常小于1K)，都要獨占一個塊內存(4K以上)，浪費了大量寶貴的塊內存資源；因為每一次匹配運算都需要從大矩陣內存中截出與小矩陣同樣大小的子矩陣放入運算緩存區，導致需要較多的時鐘周期才能完成相應的操作，降低了運算速度。
技術實現思路
本專利技術需要解決的技術問題是現有二維矩陣匹配方法需要設置運算緩存區，抽取控制過于復雜；現有二維矩陣匹配電路浪費大量塊內存資源。本專利技術的技術方案如下所述一種二維矩陣匹配方法，包括以下步驟步驟1.構建小矩陣存儲模塊；步驟2.構建大矩陣存儲模塊，其包括大矩陣存儲模塊A和大矩陣存儲模塊B ;步驟3.小矩陣存儲模塊與大矩陣存儲模塊A進行匹配；步驟4.整合匹配結果，完成匹配運算。其具體步驟如下所述步驟1.構建小矩陣存儲模塊小矩陣存儲模塊為mXn 二維存儲矩陣，用于存儲I mXn#目標數據； 步驟2.構建大矩陣存儲模塊大矩陣存儲模塊用于存儲待匹配的所有數據，其包括兩個子存儲模塊大矩陣存儲模塊A和大矩陣存儲模塊B ;其中，大矩陣存儲模塊A為mXN 二維存儲矩陣，初始時刻用于存儲第I (mXN)#待匹配數據；大矩陣存儲模塊B為一維存儲矩陣用于存儲第 (mXN+1) (Μ X N) #待匹配數據；步驟3.小矩陣存儲模塊與大矩陣存儲模塊A進行匹配步驟3.1.第I次匹配步驟3.1.1.第I次匹配中，小矩陣存儲模塊與大矩陣存儲模塊A中和小矩陣存儲模塊同樣大小的所有子矩陣進行匹配運算；步驟3. 1.2.大矩陣存儲模塊A進行數據替換，替換方式為取出大矩陣存儲模塊 B的前N個數據覆蓋大矩陣存儲模塊A的第I行數據；步驟3.1. 3.進行步驟3.1. 2的同時，小矩陣存儲模塊進行行變換；變換方式為 上一行數據移動至下一行，第m行數據移動至第I行；步驟3. 2.第i次匹配(i > I):步驟3. 2.1.小矩陣存儲模塊與大矩陣存儲模塊A中和小矩陣存儲模塊同樣大小的所有子矩陣進行匹配運算；步驟3. 2. 2.判斷大矩陣存儲模塊B是否還有未被取出的數據如果大矩陣存儲模塊B沒有未被取出的數據，則跳過步驟3中的剩余步驟，直接進行步驟4 ;如果大矩陣存儲模塊B有未被取出的數據，則對大矩陣存儲模塊A進行數據替換；替換方式為取出大矩陣存儲模塊B未被取出過的數據中的前N個數據，覆蓋大矩陣存儲模塊A前一次被替換的數據所在行的下一行數據，若前一次被替換的數據所在行為第m行，則覆蓋大矩陣存儲模塊A 經前一次數據替換后的第I行數據；步驟3. 2. 3.進行步驟3. 2. 2的同時，小矩陣存儲模塊進行行變換；變換方式為 上一行數據移動至下一行，第m行數據移動至第I行；步驟4.整合匹配結果，完成匹配運算。一種用于上述二維矩陣匹配方法的二維矩陣匹配電路，其包括小矩陣存儲模塊控制電路和大矩陣存儲模塊控制電路，大矩陣存儲模塊控制電路包括大矩陣存儲模塊A控制電路和大矩陣存儲模塊B控制電路。小矩陣存儲模塊控制電路包括m個塊內存和m個二選一電路，分別標識為I m# 塊內存和I m# 二選一電路，塊內存和二選一電路交互排列，串聯成閉合回路i#塊內存的輸入為i# 二選一電路的輸出，i#塊內存的輸出與初始數據共同作為(i+1)# 二選一電路的兩路 輸入(I < i < m) ;m#塊內存的輸入為m# 二選一電路的輸出塊內存的輸出與初始數據共同作為1# 二選一電路的兩路輸入；上述塊內存均采用統一的讀、寫時鐘，讀、寫地址，和讀使能信號；每個塊內存設有獨立的寫使能信號。大矩陣存儲模塊B控制電路為一塊內存，其輸入為二維矩陣匹配方法中大矩陣存儲模塊B所存儲的待匹配數據，輸出與大矩陣存儲模塊A控制電路相連接；所述塊內存設有獨立的讀、寫地址和讀、寫使能信號。大矩陣存儲模塊A控制電路包括m個塊內存和m個二選一電路，分別標識為I m#塊內存和I m# 二選一電路，i# 二選一電路(I彡i彡m)的一路輸入為大矩陣存儲模塊B控制電路塊內存的輸出，另一路輸入為二維矩陣匹配方法中大矩陣存儲模塊A初始時刻未經數據替換前第i行的目標數據；i# 二選一電路的輸出為i#塊內存；大矩陣存儲模塊 A控制電路的所有塊內存均采用統一的讀、寫時鐘，讀、寫地址，和讀使能信號，大矩陣存儲模塊A控制電路的每個塊內存設有獨立的寫使能信號。本專利技術的有益效果為(I)本專利技術的二維矩陣匹配方法無需建立運算緩沖區，簡化了數據抽取過程；(2)由于無需建立運算緩沖區，本專利技術的二維矩陣匹配電路僅需要在構造小矩陣存儲模塊和大矩陣存儲模塊A時使用，且大矩陣存儲模塊A無需包含所有數據，這種設計減少了塊內存的使用量，極大減少了塊內存資源的浪費；(3)不需要對大矩陣中指定的數據進行抽取和轉存操作，在運算過程中，只需要按行將數據不斷從大矩陣存儲模塊B中搬到大矩陣存儲模塊A中即可滿足運算要求，大幅度提高了運算速度。附圖說明圖1為現有二維矩陣匹配方法示意圖2為本專利技術的二維矩陣匹配方法示意圖3為本專利技術的二維矩陣匹配方法大矩陣存儲模塊數據替換過程；圖4為本專利技術的二維矩陣匹配方法小矩陣存儲模塊行行轉換過程；圖5為本專利技術的二維矩陣匹配電路中小矩陣存儲模塊電路；圖6為本專利技術的二維矩陣匹配電路中大矩陣存儲模塊電路。具體實施方式下面結合附圖和實施例對本專利技術的二維矩陣匹配方法及電路進行介紹。設目標的數據數量為mX η個，所有待匹配的數據數量為MXN個，其中M>m，N>Πο本專利技術的二維矩陣匹配方法具體包括以下步驟步驟1.構建小矩陣存儲模塊 如圖2所示,構造一個可保存η個元素的一維存儲向量,復制m個上述存儲向量, 共同構成一個mXn大小的二維存儲矩陣，S卩小矩陣存儲模塊，用于存儲I mXn#目標數據。步驟2.構建大矩陣存儲模塊如圖2所示，大矩陣存儲模塊用于存儲待匹配的所有數據，其包括兩個子存儲模塊大矩陣存儲模塊A和大矩陣存儲模塊B。其中，構造一個可保存N個元素的一維存儲向量，復制m個上述存儲向量，共同構成一個mXN大小的二維存儲矩陣，即大矩陣存儲模塊A， 初始時刻用于存儲第I (mXN)#待匹配數據；構建一維存儲矩陣，即大矩陣存儲模塊B， 用于存儲第(mXN+1) (MXN)#待匹配數據。步驟3.小矩陣存儲模塊與大矩陣存儲模塊A進行匹配小矩陣存儲模塊和大矩陣存儲模塊A行數相同，可以完成一次行遍歷匹配運算， 即小矩陣與大矩陣A相對應的行的本文檔來自技高網...

【技術保護點】
一種二維矩陣匹配方法，其特征在于：包括以下步驟：步驟1.構建小矩陣存儲模塊；步驟2.構建大矩陣存儲模塊，其包括大矩陣存儲模塊A和大矩陣存儲模塊B；步驟3.小矩陣存儲模塊與大矩陣存儲模塊A進行匹配；步驟4.整合匹配結果，完成匹配運算。

【技術特征摘要】

【專利技術屬性】
技術研發人員：王可，曾永紅，葉旭鳴，
申請(專利權)人：中國航天科工集團第三研究院第八三五七研究所，
類型：發明
國別省市：