計頻器制造技術

本發明專利技術公開一種計頻器，利用參考信號以及與待測信號同步的頻率屏蔽取得待測信號的頻率的周期數，基于該周期數可取得該待測信號的頻率值，同時利用基于該參考信號而產生的多個相位移信號來修正前述的頻率值，并可隨著相位移信號數量的增加而將誤差進一步地縮小，進而可得到準確的待測信號的頻率值，且具有量測速度快、占用電路面積小的優點。

【技術實現步驟摘要】
計頻器
本專利技術關于一種計頻器，更特別的是關于一種可快速精確取得頻率值的計頻器。技術背景頻率信號的頻率通常是使用計頻儀來量測，而一般的作法是在計頻儀內設定一閘 門時間，利用閘門時間內對頻率信號的周期數進行計數，再利用計數值/閘門時間來取得 頻率信號的頻率。然而，由于閘門時間內的頻率信號的周期數量通常不會是整數值，因此，此種方式 容易在閘門時間的開始與結束處造成誤差，例如少計數半個周期數或多計數半個周期數 等。基于此，一般在進行頻率量測時，會將閘門時間盡量拉長以涵蓋較多的周期數，由此將 誤差降低，但這樣的方式卻會大幅增加測試的時間，且分辨率也因閘門時間的短暫而降低。
技術實現思路
本專利技術的目的之一在于提高頻率量測的速度及量測的準確性。本專利技術的另一目的在于提供占用電路面積小的聞速聞精度的計頻器。為達上述目的及其他目的，本專利技術的計頻器用于根據一閘門信號致能一待測信號 的頻率量測動作，其包含一信號輸入端，用于接收該待測信號；一參考信號產生模塊，用 于輸出具有頻率值Fb大于該待測信號的一參考信號；一可編程門陣列，接收一閘門頻率以 產生該閘門信號，以及接收該信號輸入端的待測信號以形成一待測信號頻率屏蔽，并計數 待測信號頻率屏蔽內的該待測信號的周期次數Ni，以及接收該參考信號產生模塊的參考 信號以形成一參考信號頻率屏蔽，并計數該參考信號頻率屏蔽內的該參考信號的周期次數 Nb，且該可編程門陣列基于該參考信號產生具相同頻率且彼此互相間隔一固定相位的M個 相位移信號，其中M 3 2，以及該可編程門陣列用于在該待測信號頻率屏蔽的起始時序點至 該參考信號頻率屏蔽的起始時序點的時間區間內計數該等相位移信號發生一觸發狀態的 次數Ndl，以及用于在該待測信號頻率屏蔽的終止時序點至該參考信號頻率屏蔽的終止時 序點的時間區間內計數該等相位移信號發生同一觸發狀態的次數Nd2，以及用于輸出該等 數值Nb、N1、Ndl、及Nd2 ;及一控制單元，其連接該可編程門陣列及該參考信號產生模塊，以 接收該等數值Nb、N1、Ndl、及Nd2，并依Fi = {Ni/[Nb + (Nd/M) ]} XFb，進行運算以取得該 待測信號的頻率值Fi，其中，Fb > Fi，Nd = (Ndl — Nd2)。其中，該可編程門陣列可包含一閘門判斷模塊，其接收該閘門頻率以及接收該信 號輸入端的待測信號，用以產生該閘門信號；一頻率屏蔽產生模塊，其連接該信號輸入端以 接收該待測信號，以及接收該閘門判斷模塊的閘門信號，并基于致能的該閘門信號，設定同 步于該待測信號的第一觸發狀態的第一起始時序點，以及基于失能的該閘門信號，設定同 步于該待測信號的該第一觸發狀態的第一終止時序點，以形成該待測信號頻率屏蔽；一待測信號周期次數計數模塊，其連接該信號輸入端及該頻率屏蔽產生模塊，以接收該待測信 號及該待測信號頻率屏蔽，用于計數該待測信號頻率屏蔽內的該待測信號的周期次數Fi ； 一延遲模塊，其連接該參考信號產生模塊及該頻率屏蔽產生模塊，以接收該參考信號及該 待測信號頻率屏蔽，并用于基于該第一起始時序點，設定同步于該參考信號的第二觸發狀 態的第二起始時序點，以及基于該第一終止時序點，設定同步于該參考信號的該第二觸發 狀態的第二終止時序點，以形成該參考信號頻率屏蔽；一參考信號周期次數計數模塊，其 連接該參考信號產生模塊及該延遲模塊，以接收該參考信號及該參考信號頻率屏蔽，并用 于計數該參考信號頻率屏蔽內的該參考信號的周期次數Fb;—數字頻率管理器模塊，其連 接該參考信號產生模塊以接收該參考信號，并基于該參考信號產生該等相位移信號；及一 誤差計數模塊，其連接該頻率屏蔽產生模塊、該延遲模塊及該數字頻率管理器模塊，以接收 該待測信號頻率屏蔽、該參考信號頻率屏蔽、及該等相位移信號，并用于在該待測信號頻率 屏蔽的起始時序點至該參考信號頻率屏蔽的起始時序點的時間區間內計數該等相位移信 號發生第三觸發狀態的次數Ndl，以及用于在該待測信號頻率屏蔽的終止時序點至該參考 信號頻率屏蔽的終止時序點的時間區間內計數該等相位移信號發生第三觸發狀態的次數 Nd2。在本專利技術的一實施例中，該延遲模塊還包含根據該參考信號FB產生延遲該參考 信號頻率屏蔽mk_FB預定相位的一延遲頻率屏蔽mk_dly，以供該控制單元在該延遲頻率屏 蔽mk_dly結束后進行運算。其中，該延遲模塊還可包含一第一延遲單元，其連接該參考信 號產生模塊及該頻率屏蔽產生模塊，以接收該參考信號FB及該待測信號頻率屏蔽mk_FI， 并用于產生該參考信號頻率屏蔽mk_FB;及一第二延遲單元，其連接該參考信號產生模塊 及該第一延遲單元，以接收該參考信號FB及該參考信號頻率屏蔽mk_FB，并基于該第二起 始時序點，設定同步于該參考信號FB的該第二觸發狀態的第三起始時序點，以及基于該第 二終止時序點，設定同步于該參考信號FB的該第二觸發狀態的第三終止時序點，其中該第 三起始時序點及第三終止時序點間為該延遲頻率屏蔽mk_dly。在本專利技術的一實施例中，該參考信號產生模塊包含一基頻產生單元，其用于產生 一基頻信號；及一倍頻單元，其連接該基頻產生單元，用于將該基頻信號倍頻為該參考信 號。在本專利技術的一實施例中，該控制單元還可用于將該數值Fb取代為一默認值。在本專利技術的一實施例中，該第一觸發狀態可為上緣觸發狀態及下緣觸發狀態的二 者中的其中之一；該第二觸發狀態可為上緣觸發狀態及下緣觸發狀態的二者中的其中之 一；該第三觸發狀態可為上緣觸發狀態及下緣觸發狀態的二者中的其中之一。在本專利技術的一實施例中，該參考信號周期次數計數模塊連接該參考信號產生模塊 及該頻率屏蔽產生模塊，以接收該參考信號及該待測信號頻率屏蔽，并用于計數該待測信 號頻率屏蔽內的該參考信號的周期次數Fb。在本專利技術的一實施例中，該可編程門陣列以該參考信號作為該閘門頻率。由此，本專利技術的計頻器利用快速且精準的多相位處理方式消除了量測誤差， 并隨著相位移信號的產生數量倍增量測準確度，并基于同步性的觸發來達到準確的控制目 的，以及達到較小電路占用面積的功效，進而不需使用傳統的計頻儀即可利用占用較小電 路面積的計頻器達到頻率量測的目的。附圖說明圖1為本專利技術在一實施例中的頻率量測的運作時序圖。圖2為本專利技術在一實施例中的計頻器的功能方塊圖。圖3為本專利技術在一實施例中的可編程門陣列的功能方塊圖。圖4為本專利技術在一實施例中的延遲模塊的功能方塊圖。圖中100,信號輸入端；200,可編程門陣列；201，mk_FI產生模塊(頻率屏蔽產生模塊)；203，FI計數模塊(待測信號周期次數計數模塊);204，閘門判斷模塊；205，延遲模塊；205a，第一延遲單元；205b，第二延遲單元；207，FB計數模塊(參考信號周期次數計數模塊);209，誤差計數模塊211，DCM模塊(數字頻率管理器模塊);300，FB產生模塊(參考信號產生模塊);301，基頻產生器；303，倍頻器；400，控制單兀；CLK，閘門頻率； d_up,上微分信號； d_down,下微分信號；FB，參考信號；Fb，參考信號的頻率值；FI，待測信號；Fi，待測信號的頻率值； gate,閘門信號； mk_FI，待測信號頻率屏蔽； mk_FB，參考信號頻率屏蔽； mk_dly,延遲本文檔來自技高網...

【技術保護點】
一種計頻器，用于根據一閘門信號致能一待測信號的頻率量測動作，其特征在于：其包含：一信號輸入端，其用于接收該待測信號；一參考信號產生模塊，其用于輸出具有頻率值Fb大于該待測信號的一參考信號；一可編程門陣列，其接收一閘門頻率以產生該閘門信號，以及接收該信號輸入端的待測信號以形成一待測信號頻率屏蔽，并計數待測信號頻率屏蔽內的該待測信號的周期次數Ni，以及接收該參考信號產生模塊的參考信號以形成一參考信號頻率屏蔽，并計數該參考信號頻率屏蔽內的該參考信號的周期次數Nb，且該可編程門陣列基于該參考信號產生具相同頻率且彼此互相間隔一固定相位的M個相位移信號，其中M≧2，以及該可編程門陣列用于在該待測信號頻率屏蔽的起始時序點至該參考信號頻率屏蔽的起始時序點的時間區間內計數該等相位移信號發生一觸發狀態的次數Nd1，以及用于在該待測信號頻率屏蔽的終止時序點至該參考信號頻率屏蔽的終止時序點的時間區間內計數該等相位移信號發生同一觸發狀態的次數Nd2，以及用于輸出該等數值Nb、Ni、Nd1、及Nd2；及一控制單元，其連接該可編程門陣列及該參考信號產生模塊，以接收該等數值Nb、Ni、Nd1、及Nd2，并依Fi＝{Ni/[Nb＋(Nd/M)]}×Fb，進行運算以取得該待測信號的頻率值Fi，其中，Fb＞Fi，Nd＝(Nd1－Nd2)。...

【技術特征摘要】
1.一種計頻器，用于根據一閘門信號致能一待測信號的頻率量測動作，其特征在于其包含 一信號輸入端，其用于接收該待測信號； 一參考信號產生模塊，其用于輸出具有頻率值Fb大于該待測信號的一參考信號； 一可編程門陣列，其接收一閘門頻率以產生該閘門信號，以及接收該信號輸入端的待測信號以形成一待測信號頻率屏蔽，并計數待測信號頻率屏蔽內的該待測信號的周期次數Ni，以及接收該參考信號產生模塊的參考信號以形成一參考信號頻率屏蔽，并計數該參考信號頻率屏蔽內的該參考信號的周期次數Nb，且該可編程門陣列基于該參考信號產生具相同頻率且彼此互相間隔一固定相位的M個相位移信號，其中M 3 2，以及該可編程門陣列用于在該待測信號頻率屏蔽的起始時序點至該參考信號頻率屏蔽的起始時序點的時間區間內計數該等相位移信號發生一觸發狀態的次數Ndl，以及用于在該待測信號頻率屏蔽的終止時序點至該參考信號頻率屏蔽的終止時序點的時間區間內計數該等相位移信號發生同一觸發狀態的次數Nd2，以及用于輸出該等數值Nb、N1、Ndl、及Nd2 ;及 一控制單元，其連接該可編程門陣列及該參考信號產生模塊，以接收該等數值Nb、N1、Ndl、及Nd2，并依Fi = {Ni/[Nb + (Nd/M)]} XFb，進行運算以取得該待測信號的頻率值Fi，其中，Fb > Fi, Nd = (Ndl — Nd2)。2.如權利要求1所述的計頻器，其特征在于其中該可編程門陣列包含 一閘門判斷模塊，其接收該閘門頻率以及接收該信號輸入端的待測信號，用以產生該閘門信號； 一頻率屏蔽產生模塊，其連接該信號輸入端以接收該待測信號，以及接收該閘門判斷模塊的閘門信號，并基于致能的該閘門信號，設定同步于該待測信號的第一觸發狀態的第一起始時序點，以及基于失能的該閘門信號，設定同步于該待測信號的該第一觸發狀態的第一終止時序點，以形成該待測信號頻率屏蔽； 一待測信號周期次數計數模塊，其連接該信號輸入端及該頻率屏蔽產生模塊，以接收該待測信號及該待測信號頻率屏蔽，用于計數該待測信號頻率屏蔽內的該待測信號的周期次數Fi ； 一延遲模塊，其連接該參考信號產生模塊及該頻率屏蔽產生模塊，以接收該參考信號及該待測信號頻率屏蔽，并用于基于該第一起始時序點，設定同步于該參考信號的第二觸發狀態的第二起始時序點，以及基于該第一終止時序點，設定同步于該參考信號的該第二觸發狀態的第二終止時序點，以形成該參考信號頻率屏蔽； 一參考信號周期次數計數模塊，其連接該參考信號產生模...

【專利技術屬性】
技術研發人員：周明宏，王乃堅，謝青峰，
申請(專利權)人：亞旭電子科技江蘇有限公司，亞旭電腦股份有限公司，
類型：發明
國別省市：