星載電子系統接口轉換模塊技術方案

星載電子系統接口轉換模塊，屬于航天數據處理技術領域。它為了解決現有技術存在SpaceWire信號與CAN信號、485信號和422信號之間無法相互轉換，兼容性差的問題。它上電之后，單片機讀取預存在FLASH內存中的配置文件，通過FPGA配置端口配置基于靜態隨機存儲器的FPGA模塊，在數據轉換和傳輸的過程中，信號轉換電路和路由電路不斷輸出一定周期和脈寬的心跳信號，由監測電路時刻監測是否存在異常，當發現輸出的脈沖信號常高、常低或周期不規律時，監測電路將該異常報告給狀態控制電路，狀態控制電路向片外單片機發出控制信號,命令單片機讀取FLSH內存中的配置碼流，通過FPGA配置端口重新配置FPGA模塊。

【技術實現步驟摘要】

本專利技術涉及一種接口轉換模塊，具體涉及星載電子系統接口轉換模塊。
技術介紹
隨著電子技術和計算機技術的不斷發展，航天任務復雜化的提高，未來星載設備的數據接口形式多樣化，因此有必要設計一種高效的接口轉換模塊，簡化衛星內部線路結構，降低設計成本，使衛星綜合電子系統達到高度集成性和綜合性，充分實現資源共享，信息融合。隨著SpaceWire高速總線在航天領域的快速發展,逐漸成為星載電子系統標準總線，現有技術存在SpaceWire信號與CAN信號、485信號和422信號之間無法相互轉換，兼容性差的問題。
技術實現思路
本專利技術為了解決現有技術存在SpaceWire信號與CAN信號、485信號和422信號之間無法相互轉換，兼容性差的問題，從而提出了星載電子系統接口轉換模塊。星載電子系統接口轉換模塊，它包括基于靜態隨機存儲器的FPGA模塊、第二代雙倍數據率同步動態隨機存取存儲器(簡稱DDR2 SDRAM，全稱Double-Data-Rate TwoSynchronous Dynamic RandomAccess Memory)、單片機、靜態隨機存儲器和 FLASH 內存,所述的基于靜態隨機存儲器的FPGA模塊包括SpaceWire編譯碼IP核、信號轉換電路、路由電路、CAN編解碼模塊、485編解碼模塊、422編解碼模塊、狀態控制電路、監測電路和FPGA配置端口，信號轉換電路共有三個數據信號輸入輸出端、一個心跳信號輸出端和一個緩存信號端，路由電路共有五個數據信號輸入輸出端和一個心跳信號輸出端，狀態控制電路共有兩個數據信號輸入輸出端、一個數據信號輸入端和一個控制信號輸出端，監測電路共有兩個心跳信號輸入端和一個數據信號輸出端，單片機共有一個配置信號輸出端,一個控制信號輸入端,一個數據信號輸入端和一個數據信號輸入輸出端；CAN編解碼模塊的數據信號輸入輸出端與路由電路的第一數據端連接，485編解碼模塊的數據信號輸入輸出端與路由電路的第二數據端連接，422編解碼模塊的數據信號輸入輸出端與路由電路的第三數據端連接，路由電路的心跳信號輸出端與監測電路的第一心跳信號輸入端連接，路由電路的第四數據信號輸入輸出端與狀態控制電路的第一數據信號輸入輸出端連接，路由電路的第五數據信號輸入輸出端與信號轉換電路的第一數據信號輸入輸出端連接，信號轉換電路的緩存信號端與第二代雙倍數據率同步動態隨機存取存儲器的緩存信號端連接，信號轉換電路的第二數據信號輸入輸出端與SpaceWire編譯碼IP核的數據信號輸入輸出端連接，信號轉換電路的第三數據信號輸入輸出端與狀態控制電路的數據信號輸入輸出端連接，信號轉換電路的心跳信號輸出端與監測電路的第二心跳信號輸入端連接，監測電路的數據信號輸出端與狀態控制電路的數據信號輸入端連接，狀態控制電路的控制信號輸出端與單片機的控制信號輸入端連接，單片機的數據信號輸入端與FLASH內存的數據信號輸入端連接，單片機的數據信號輸入輸出端與靜態隨機存儲器的數據信號輸入輸出端連接，單片機的配置信號輸出端與FPGA配置端口連接。本專利技術的優點是通過將不同總線信號與SpaceWire信號進行相互轉換，簡化了衛星的線路結構，降低設計成本，使衛星綜合電子系統達到高度集成性和綜合性，促進資源共享，信息融合。且結構簡單，易于實現，具有可重構容錯特性。本專利技術通過將SpaceWire信號與CAN信號、485信號和422信號之間相互轉換增加設備間的兼容性，從而促進航天電路的模塊化設計。附圖說明圖1為星載電子系統接口轉換模塊的結構示意圖。具體實施例方式具體實施方式一、結合圖1具體說明本實施方式，本實施方式所述的星載電子系統接口轉換模塊，它包括基于靜態隨機存儲器的FPGA模塊1、第二代雙倍數據率同步動態隨機存取存儲器2、單片機3、靜態隨機存儲器4和FLASH內存5，所述的基于靜態隨機存儲器的FPGA模塊I包括SpaceWire編譯碼IP核1_1、信號轉換電路1_2、路由電路1_3、CAN編解碼模塊1_4、485編解碼模塊1-5、422編解碼模塊1_6、狀態控制電路1_7、監測電路1_8和FPGA配置端口 1-9，信號轉換電路1-2共有三個數據信號輸入輸出端、一個心跳信號輸出端和一個緩存信號端，路由電路1-3共有五個數據信號輸入輸出端和一個心跳信號輸出端，狀態控制電路1-7共有兩個數據信號輸入輸出端、一個數據信號輸入端和一個控制信號輸出端，監測電路1-8共有兩個心跳信號輸入端和一個數據信號輸出端，單片機3共有一個配置信號輸出端,一個控制信號輸入端，一個數據信號輸入端和一個數據信號輸入輸出端；CAN編解碼模塊1-4的數據信號輸入輸出端與路由電路1_3的第一數據端連接，485編解碼模塊1-5的數據信號輸入輸出端與路由電路1_3的第二數據端連接，422編解碼模塊1-6的數據信號輸入輸出端與路由電路1_3的第三數據端連接，路由電路1-3的心跳信號輸出端與監測電路1-8的第一心跳信號輸入端連接，路由電路1-3的第四數據信號輸入輸出端與狀態控制電路1-7的第一數據信號輸入輸出端連接，路由電路1-3的第五數據信號輸入輸出端與信號轉換電路1-2的第一數據信號輸入輸出端連接，信號轉換電路1-2的緩存信號端與第二代雙倍數據率同步動態隨機存取存儲器2的緩存信號端連接，信號轉換電路1-2的第二數據信號輸入輸出端與SpaceWire編譯碼IP核1_1的數據信號輸入輸出端連接，信號轉換電路1-2的第三數據信號輸入輸出端與狀態控制電路1-7的數據信號輸入輸出端連接，信號轉換電路1-2的心跳信號輸出端與監測電路1-8的第二心跳信號輸入端連接，監測電路1-8的數據信號輸出端與狀態控制電路1-7的數據信號輸入端連接，狀態控制電路1-7的控制信號輸出端與單片機3的控制信號輸入端連接，單片機3的數據信號輸入端與FLASH內存5的數據信號輸入端連接，單片機3的數據信號輸入輸出端與靜態隨機存儲器4的數據信號輸入輸出端連接，單片機3的配置信號輸出端與FPGA配置端口 1_9連接。本實施方式的基于靜態隨機存儲器的FPGA模塊I選用Xilinx公司的XC4VFX12，基于基于靜態隨機存儲器的FPGA模塊I內部電路邏輯全部由硬件描述語言配置實現，上電之后，單片機3讀取預存在FLASH內存5中的配置文件，通過FPGA配置端口 1_9配置基于基于靜態隨機存儲器的FPGA模塊I。在數據轉換和傳輸的過程中，信號轉換電路1-2和路由電路1-3是最關鍵的兩個功能部分，因此在運行的過程中，它們會通過I/O 口不斷輸出一定周期和脈寬的脈沖信號，即心跳信號，由監測電路1-8時刻監測是否存在異常。如果發現輸出的脈沖信號常高、常低或周期不規律，則說明健康狀態異常，此時監測電路1-8將該異常報告給狀態控制電路1-7，狀態控制電路1-7向片外單片機3發出控制信號，命令單片機3讀取FLASH內存5中的配置碼流，通過FPGA配置端口 1_9重新配置FPGA。具體實施方式二、結合圖1具體說明本實施方式，本實施方式與具體實施方式一所述的星載電子系統接口轉換模塊的區別在于，它還包括CAN控制器6，所述的CAN控制器6的數據信號輸入輸出端與CAN編解碼模塊1-4的數據信號輸入輸出端連接。本實施方式的CAN數據流經過SJA1000對碼率、時鐘分本文檔來自技高網...

【技術保護點】
星載電子系統接口轉換模塊，其特征在于：它包括基于靜態隨機存儲器的FPGA模塊（1）、第二代雙倍數據率同步動態隨機存取存儲器（2）、單片機（3）、靜態隨機存儲器（4）和FLASH內存（5），所述的基于靜態隨機存儲器的FPGA模塊（1）包括SpaceWire編譯碼IP核（1?1）、信號轉換電路（1?2）、路由電路（1?3）、CAN編解碼模塊（1?4）、485編解碼模塊（1?5）、422編解碼模塊（1?6）、狀態控制電路（1?7）、監測電路（1?8）和FPGA配置端口（1?9），信號轉換電路（1?2）共有：三個數據信號輸入輸出端、一個心跳信號輸出端和一個緩存信號端，路由電路（1?3）共有：五個數據信號輸入輸出端和一個心跳信號輸出端，狀態控制電路（1?7）共有：兩個數據信號輸入輸出端、一個數據信號輸入端和一個控制信號輸出端，監測電路（1?8）共有：兩個心跳信號輸入端和一個數據信號輸出端，單片機（3）共有：一個配置信號輸出端，一個控制信號輸入端，一個數據信號輸入端和一個數據信號輸入輸出端；CAN編解碼模塊（1?4）的數據信號輸入輸出端與路由電路（1?3）的第一數據端連接，485編解碼模塊（1?5）的數據信號輸入輸出端與路由電路（1?3）的第二數據端連接，422編解碼模塊（1?6）的數據信號輸入輸出端與路由電路（1?3）的第三數據端連接，路由電路（1?3）的心跳信號輸出端與監測電路（1?8）的第一心跳信號輸入端連接，路由電路（1?3）的第四數據信號輸入輸出端與狀態控制電路（1?7）的第一數據信號輸入輸出端連接，路由電路（1?3）的第五數據信號輸入輸出端與信號轉換電路（1?2）的第一數據信號輸入輸出端連接，信號轉換電路（1?2）的緩存信號端與第二代雙倍數據率同步動態隨機存取存儲器（2）的緩存信號端連接，信號轉換電路（1?2）的第二數據信號輸入輸出端與SpaceWire編譯碼IP核（1?1）的數據信號輸入輸出端連接，信號轉換電路（1?2）的第三數據信號輸入輸出端與狀態控制電路（1?7）的數據信號輸入輸出端連接，信號轉換電路（1?2）的心跳信號輸出端與監測電路（1?8）的第二心跳信號輸入端連接，監測電路（1?8）的數據信號輸出端與狀態控制電路（1?7）的數據信號輸入端連接，狀態控制電路（1?7）的控制信號輸出端與單片機（3）的控制信號輸入端連接，單片機（3）的數據信號輸入端與FLASH內存（5）的數據信號輸入端連接，單片機（3）的數據信號輸入輸出端與靜態隨機存儲器（4）的數據信號輸入輸出端連接，單片機（3）的配置信號輸出端與FPGA配置端口（1?9）連接。...

【技術特征摘要】
1.星載電子系統接口轉換模塊，其特征在于它包括基于靜態隨機存儲器的FPGA模塊(I)、第二代雙倍數據率同步動態隨機存取存儲器(2)、單片機(3)、靜態隨機存儲器(4)和FLASH內存(5)，所述的基于靜態隨機存儲器的FPGA模塊(I)包括SpaceWire編譯碼IP核(1-1 )、信號轉換電路(1-2)、路由電路(1-3)、CAN編解碼模塊(1-4)、485編解碼模塊(1-5)、422編解碼模塊(1-6)、狀態控制電路(1-7)、監測電路(1-8)和FPGA配置端口(1-9)， 信號轉換電路(1-2)共有三個數據信號輸入輸出端、一個心跳信號輸出端和一個緩存信號端， 路由電路(1-3)共有五個數據信號輸入輸出端和一個心跳信號輸出端， 狀態控制電路(1-7)共有兩個數據信號輸入輸出端、一個數據信號輸入端和一個控制信號輸出端， 監測電路(1-8)共有兩個心跳信號輸入端和一個數據信號輸出端， 單片機(3)共有一個配置信號輸出端,一個控制信號輸入端，一個數據信號輸入端和一個數據信號輸入輸出端； CAN編解碼模塊(1-4)的數據信號輸入輸出端與路由電路(1-3)的第一數據端連接， 485編解碼模塊(1-5)的數據信號輸入輸出端與路由電路(1-3)的第二數據端連接， 422編解碼模塊(1-6)的數據信號輸入輸出端與路由電路(1-3)的第三數據端連接， 路由電路(1-3)的心跳信號輸出端與監測電路(1-8)的第一心跳信號輸入端連接， 路由電路(1-3)的第四數據信號輸入輸出端與狀態控制電路(1-7)的第一數據信號輸入輸出端連接， 路由電路(1-3)的第五數據信號輸入輸出端與信號轉換電路(1-2)的第一數據信號輸入輸出端連接， 信號轉換電路(1-2)的緩存信號端與第二代雙倍數據率同步動態隨機存取存儲器(2)的緩存信號端連接， 信號轉換...

【專利技術屬性】
技術研發人員：張迎春，束磊，劉源，李兵，黃瀚，羅紅吉，潘小彤，
申請(專利權)人：哈爾濱工業大學，
類型：發明
國別省市：