同步裝置制造方法及圖紙

本實(shí)用新型專(zhuān)利技術(shù)提供了一種同步裝置。涉及通信領(lǐng)域；解決了缺乏AFDX時(shí)間同步機(jī)制的問(wèn)題。該同步裝置包括：處理器和輸入端口，該輸入端口與所述處理器相連接：所述輸入端口，用于接收IRIG-B格式的串行時(shí)間碼，將所述時(shí)間碼傳輸至所述處理器；所述處理器接收自所述輸入端口傳輸?shù)臅r(shí)間碼，以該時(shí)間碼為基準(zhǔn)，對(duì)所述時(shí)間碼進(jìn)行細(xì)分得到時(shí)間信號(hào)。本實(shí)用新型專(zhuān)利技術(shù)提供的技術(shù)方案適用于AFDX，實(shí)現(xiàn)了基于IRIG-B的時(shí)間同步。（*該技術(shù)在2022年保護(hù)過(guò)期，可自由使用*）

【技術(shù)實(shí)現(xiàn)步驟摘要】

本技術(shù)涉及通信領(lǐng)域，尤其涉及一種同步裝置。
技術(shù)介紹
航電全雙工實(shí)時(shí)以太網(wǎng)(AvionicsFull Duplex Switched Ethernet,AFDX)是空中客車(chē)公司根據(jù)ARINC664規(guī)范,針對(duì)確定的飛行器數(shù)據(jù)網(wǎng)絡(luò)(Aircraft Data Networks)而實(shí)現(xiàn)的技術(shù)。目前已被廣泛用于互連航空飛行器中的電子系統(tǒng)，如發(fā)動(dòng)機(jī)、飛行控制部件、巡航系統(tǒng)等。迄今為止，AFDX已使用在A380，A400M和波音B787項(xiàng)目中。而且基于該協(xié)議的設(shè)備還在增加，所以很需要很完善的測(cè)試方案對(duì)這類(lèi)設(shè)備進(jìn)行測(cè)試。在測(cè)試中對(duì)于終端設(shè)備之間傳輸延時(shí)，也即網(wǎng)絡(luò)環(huán)境的傳輸延時(shí)是一個(gè)很重要的指標(biāo)。現(xiàn)有技術(shù)中時(shí)間同步的手段主要是使用本地PC初始化的，全系統(tǒng)統(tǒng)一相對(duì)時(shí)間，這種同步方式的精度以及多臺(tái)設(shè)備之間通信的相對(duì)誤差都是不能接受的，同頻效果較差。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)提供了一種同步裝置，解決了缺乏AFDX時(shí)間同步機(jī)制的問(wèn)題。一種同步裝置，包括處理器和輸入端口，該輸入端口與所述處理器相連接所述輸入端口，用于接收靶場(chǎng)儀器組(IRIG)-B格式的串行時(shí)間碼，將所述時(shí)間碼傳輸至所述處理器；所述處理器接收自 所述輸入端口傳輸?shù)臅r(shí)間碼，以該時(shí)間碼為基準(zhǔn)，對(duì)所述時(shí)間碼進(jìn)行細(xì)分得到時(shí)間信號(hào)。優(yōu)選的，所述處理器包括信號(hào)發(fā)生單兀,用于產(chǎn)生一窄脈沖信號(hào)；計(jì)時(shí)器，用于在產(chǎn)生所述窄脈沖信號(hào)時(shí)，根據(jù)一小周期頻率的時(shí)鐘進(jìn)行計(jì)時(shí)，得到時(shí)間信號(hào)。優(yōu)選的，所述窄脈沖信號(hào)長(zhǎng)度為100ns。，所述小周期頻率的時(shí)鐘具體為IOOMHz頻率的時(shí)鐘。優(yōu)選的，所述計(jì)時(shí)器為計(jì)時(shí)精度IOns的計(jì)時(shí)器。本技術(shù)提供了一種同步裝置，包括處理器和輸入端口，該輸入端口與所述處理器相連接，所述輸入端口，用于接收IRIG-B格式的串行時(shí)間碼，將所述時(shí)間碼傳輸至所述處理器，所述處理器接收自所述輸入端口傳輸?shù)臅r(shí)間碼，以該時(shí)間碼為基準(zhǔn)，對(duì)所述時(shí)間碼進(jìn)行細(xì)分得到時(shí)間信號(hào)，實(shí)現(xiàn)了基于IRIG-B的時(shí)間同步，解決了缺乏AFDX時(shí)間同步機(jī)制的問(wèn)題。附圖說(shuō)明圖1是本技術(shù)的實(shí)施例一提供的一種時(shí)間同步方法的流程圖；圖2是本技術(shù)的實(shí)施例二提供的一種同步裝置的結(jié)構(gòu)示意圖；圖3是本技術(shù)的實(shí)施例所提供的時(shí)間同步方法和同步裝置的實(shí)現(xiàn)原理圖；圖4是傳輸延時(shí)示意圖。具體實(shí)施方式現(xiàn)有技術(shù)中時(shí)間同步的手段主要是一、使用本地PC初始化的，全系統(tǒng)統(tǒng)一相對(duì)時(shí)間；二、直接使用IRIG-B這一種傳統(tǒng)的時(shí)間同步技術(shù)。雖然直接使用IRIG-B也是可以進(jìn)行同步的，但是同步的精度，以及多臺(tái)設(shè)備之間通信的相對(duì)誤差都是不能接受的，同頻效果較差。為了解決上述問(wèn)題，本技術(shù)的實(shí)施例提供了一種時(shí)間同步方法。下文中將結(jié)合附圖對(duì)本技術(shù)的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。首先結(jié)合附圖，對(duì)本技術(shù)的實(shí)施例一進(jìn)行說(shuō)明。本技術(shù)實(shí)施例提供了一種時(shí)間同步方法，使用該方法完成收發(fā)時(shí)間同步的流程如圖1所示，包括步驟101、收發(fā)端接收IRIG-B格式的串行時(shí)間碼；假設(shè)網(wǎng)絡(luò)中的兩個(gè)端節(jié)點(diǎn)A向B發(fā)送，如果端節(jié)點(diǎn)A和端節(jié)點(diǎn)B有相同的起始時(shí)刻t0時(shí),那么當(dāng)端節(jié)點(diǎn)A向端節(jié)點(diǎn)B發(fā)送數(shù)據(jù)巾貞fl時(shí)記錄A發(fā)送該數(shù)據(jù)巾貞的時(shí)間tl,當(dāng)B收到數(shù)據(jù)該數(shù)據(jù)幀Π時(shí)記錄收到該幀數(shù)據(jù)的時(shí)間t2，因?yàn)閠l和t2是基于同一個(gè)時(shí)間起點(diǎn)t0的。那么就可以算出數(shù)據(jù)幀在通道中的傳輸延時(shí)At2 = t2-tl。反之，如果沒(méi)有t0時(shí)刻作為起點(diǎn)，也即A端和B端沒(méi)有統(tǒng)一的時(shí)間起點(diǎn)，就沒(méi)有辦法計(jì)算得到Λ t2。綜上，計(jì)算傳輸延時(shí)的關(guān)鍵在于t0時(shí)刻，由于在不同的地區(qū)接收到的IRIG-B格式的信號(hào)都是相同的，故本技術(shù)實(shí)施例中，以IRIG-B格式的信號(hào)作為同步信號(hào)。本步驟中，通過(guò)IRIG-B接收的串行時(shí)間碼具體為年月日時(shí)分秒的形式的時(shí)間碼。步驟102、以所述串行時(shí)間碼作為基準(zhǔn)時(shí)間，對(duì)時(shí)間進(jìn)行細(xì)分，得到時(shí)間信號(hào)；本步驟中，首先每秒產(chǎn)生一個(gè)IOOns窄脈沖信號(hào)，稱(chēng)為Ipps信號(hào)。每次當(dāng)IOOns的窄脈沖信號(hào)產(chǎn)生時(shí)，就通過(guò)IOOMHz的時(shí)鐘開(kāi)始計(jì)數(shù)，IOOMHz時(shí)鐘的周期正好是10ns。也即在接收完IRIG-B的時(shí)間碼后又將時(shí)間細(xì)分為精度為IOns的時(shí)間信號(hào)，也就是說(shuō)時(shí)標(biāo)最小單位為10ns。那么此時(shí)對(duì)于測(cè)量網(wǎng)絡(luò)環(huán)境傳輸延時(shí)的精度就可以達(dá)到10ns。當(dāng)然，可以根據(jù)當(dāng)前對(duì)精度的要求對(duì)時(shí)鐘計(jì)數(shù)周期進(jìn)行設(shè)定，時(shí)鐘周期越短，時(shí)標(biāo)單位越小，測(cè)量精度也就越高。步驟103、進(jìn)行數(shù)據(jù)幀傳輸?shù)膬啥斯?jié)點(diǎn)以所述IRIG-B格式的串行時(shí)間碼為基準(zhǔn)，計(jì)算一數(shù)據(jù)幀傳輸過(guò)程中的傳輸延時(shí)。以下結(jié)合附圖，對(duì)本技術(shù)的實(shí)施例二進(jìn)行說(shuō)明。本技術(shù)實(shí)施例提供了一種同步裝置，其結(jié)構(gòu)如圖2所示，包括處理器201和輸入端口 202，該輸入端口 202與所述處理器201相連接所述輸入端口 202，用于接收IRIG-B格式的串行時(shí)間碼，將所述時(shí)間碼傳輸至所述處理器201 ；所述處理器201接收自所述輸入端口傳輸?shù)臅r(shí)間碼，以該時(shí)間碼為基準(zhǔn)，對(duì)所述時(shí)間碼進(jìn)行細(xì)分得到時(shí)間信號(hào)。優(yōu)選的，所述處理器201包括信號(hào)發(fā)生單兀2011,用于產(chǎn)生一窄脈沖信號(hào)；計(jì)時(shí)器2012，用于在產(chǎn)生所述窄脈沖信號(hào)時(shí)，根據(jù)一小周期頻率的時(shí)鐘進(jìn)行計(jì)時(shí)，得到時(shí)間信號(hào)。優(yōu)選的，所述窄脈沖信號(hào)長(zhǎng)度為100ns。，所述小周期頻率的時(shí)鐘具體為IOOMHz頻率的時(shí)鐘。優(yōu)選的，所述計(jì)時(shí)器2012為計(jì)時(shí)精度IOns的計(jì)時(shí)器。本技術(shù)的實(shí)施例提供了一種時(shí)間同步方法和同步裝置，收發(fā)端接收IRIG-B格式的串行時(shí)間碼，對(duì)所述時(shí)間碼進(jìn)行細(xì)分，得到時(shí)間信號(hào)，收發(fā)兩端接收IRIG-B格式的時(shí)間碼，實(shí)現(xiàn)了基于IRIG-B的時(shí)間同步，解決了缺乏AFDX時(shí)間同步機(jī)制的問(wèn)題。本技術(shù)的實(shí)施例采用基于IRIG-B的時(shí)間同步，在達(dá)成時(shí)間同步成功后，就可以對(duì)所發(fā)送的數(shù)據(jù)包加絕對(duì)時(shí)標(biāo)，也可以將所收到的數(shù)據(jù)包加上絕對(duì)時(shí)標(biāo)；將發(fā)送的數(shù)據(jù)包和接收的數(shù)據(jù)包的時(shí)標(biāo)求差，就可以得到傳輸延時(shí)，同時(shí)還可以計(jì)算收到的數(shù)據(jù)包之間的間隔計(jì)算數(shù)據(jù)包時(shí)間間隔的抖動(dòng)。因?yàn)樵诓煌牡貐^(qū)接收到的IRIG信號(hào)是相同的，就可以通過(guò)IRIG-B得到統(tǒng)一的時(shí)間起點(diǎn)。從而可以計(jì)算出傳輸延時(shí)。本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的全部或部分步驟可以使用計(jì)算機(jī)程序流程來(lái)實(shí)現(xiàn)，所述計(jì)算機(jī)程序可以存儲(chǔ)于一計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，所述計(jì)算機(jī)程序在相應(yīng)的硬件平臺(tái)上(如系統(tǒng)、設(shè)備、裝置、器件等)執(zhí)行，在執(zhí)行時(shí)，包括方法實(shí)施例的步驟之一或其組合。可選地，上述實(shí)施例的全部或部分步驟也可以使用集成電路來(lái)實(shí)現(xiàn)，這些步驟可以被分別制作成一個(gè)個(gè)集成 電路模塊，或者將它們中的多個(gè)模塊或步驟制作成單個(gè)集成電路模塊來(lái)實(shí)現(xiàn)。這樣，本技術(shù)不限制于任何特定的硬件和軟件結(jié)合。上述實(shí)施例中的各裝置/功能模塊/功能單元可以采用通用的計(jì)算裝置來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算裝置上，也可以分布在多個(gè)計(jì)算裝置所組成的網(wǎng)絡(luò)上。上述實(shí)施例中的各裝置/功能模塊/功能單元以軟件功能模塊的形式實(shí)現(xiàn)并作為獨(dú)立的產(chǎn)品銷(xiāo)售或使用時(shí)，可以存儲(chǔ)在一個(gè)計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。上述提到的計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)可以是只讀存儲(chǔ)器，磁盤(pán)或光盤(pán)等。任何熟悉本
的技術(shù)人員在本技術(shù)揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本技術(shù)的保護(hù)范圍本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種同步裝置，其特征在于，包括處理器和輸入端口，該輸入端口與所述處理器相連接：所述輸入端口，用于接收靶場(chǎng)儀器組(IRIG)?B格式的串行時(shí)間碼，將所述時(shí)間碼傳輸至所述處理器；所述處理器接收自所述輸入端口傳輸?shù)臅r(shí)間碼，以該時(shí)間碼為基準(zhǔn)，對(duì)所述時(shí)間碼進(jìn)行細(xì)分得到時(shí)間信號(hào)。

【技術(shù)特征摘要】
1.一種同步裝置，其特征在于，包括處理器和輸入端ロ，該輸入端ロ與所述處理器相連接: 所述輸入端ロ，用于接收靶場(chǎng)儀器組(IRIG) -B格式的串行時(shí)間碼，將所述時(shí)間碼傳輸至所述處理器； 所述處理器接收自所述輸入端ロ傳輸?shù)臅r(shí)間碼，以該時(shí)間碼為基準(zhǔn)，對(duì)所述時(shí)間碼進(jìn)行細(xì)分得到時(shí)間信號(hào)。2.根據(jù)權(quán)利要求1所述的同步裝置，其特征在于，所述處理器...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：楊輝，蓋峰，王曉煒，苗佳旺，萬(wàn)波，楊水華，
申請(qǐng)(專(zhuān)利權(quán))人：北京旋極信息技術(shù)股份有限公司，
類(lèi)型：實(shí)用新型
國(guó)別省市：