一種針對掃描測試中捕獲功耗的優化方法技術

本發明專利技術公開了一種針對掃描測試中捕獲功耗的優化方法，包括如下步驟：生成帶掃描鏈網表；門控時鐘單元分組；功耗約束單元設計；結合生成帶掃描鏈的網表，進行芯片版圖上設計，芯片版圖設計包括布圖規劃、布局、時鐘樹綜合和布線；在完成芯片版圖設計后，將帶掃描結構的門級網表、工藝庫、時序約束文件和測試協議讀入自動測試向量生成工具，進行可測試性設計規則檢查，最后生成測試向量；對生成的測試向量進行門級仿真。本發明專利技術可以大幅度減少測試過程中的捕獲功耗，同時本發明專利技術不會導致覆蓋率下降和測試向量數目激增，不需要測試設計流程的改變，而且容易實現。

【技術實現步驟摘要】

本專利技術屬于芯片低功耗測試設計
，具體涉及。
技術介紹
隨著集成電路物理尺寸的不斷縮小和電壓門限的不斷降低，功耗和性能、面積一起，成為系統芯片設計最重要的設計指標。在最近十年中，基于算法、架構和電路的低功耗設計已經引起很大的重視，芯片設計者越來越多地采用低功耗設計來應對越來越艱巨的功耗挑戰。雖然低功耗設計方法可以解決復雜數字系統設計中出現的功耗問題，但對于測試模式下的功耗問題，這些方法并不具有很好的效果。研究表明大規模集成電路在測試模式下的功耗可能達到其在正常模式下功耗的兩倍以上。為了降低不斷升高的測試功耗，業界首先使用了以下一些相對簡單的辦法來降低測試功耗:降低測試時鐘的頻率。降低測試時鐘頻率雖然可以明顯降低測試功耗，但這種方案一方面會延長測試時間，增加了測試成本；另一方面無法檢測到全速測試模式下才能檢測到的時延故障，降低了測試覆蓋率。制定相應的測試策略來對芯片進行分塊測試。與降低測試時鐘頻率相類似，這種方法也會延長測試時間。而且這種分塊測試的方法需要對電路設計進行修改，比如增加多路選擇器進行多個分塊信號間的選擇，從而導致測試設計復雜度的增加。隨著全速測試的普及，降低芯片測試頻率等方法已經不可行，必須采用新的低功耗測試技術。
技術實現思路
本專利技術的目的在于提供，該方法屬于綜合考慮測試覆蓋率和測試開銷的低功耗測試方案，不需要改變芯片可測試性流程，對于大規模量產芯片的低功耗測試設計具有一定的現實意義；本專利技術可以大幅度減少測試過程中的捕獲功耗，同時不會導致覆蓋率下降和測試向量數目激增，不需要測試設計流程的改變，而且容易實現。為了實現以上目的，本專利技術的具體技術方案如下:，包括如下步驟:(I)生成帶掃描鏈網表；(2)門控時鐘單元分組；將門控時鐘單元驅動的掃描單元數目相同的門控時鐘單元分為一組；任意兩個門控時鐘組的使能信號可以同時被激活；(3)功耗約束單元設計；對電路中門控時鐘單元的門控使能端進行約束，即每個門控時鐘單元的門控使能端口前增加一個與門，與門的一個輸入端連接到驅動該門控使能信號的相關邏輯，另一個輸入端連接到一個或門的輸出端，或門的一個輸入端連接譯碼器的低功耗使能信號，另一個輸入端連接測試模式信號TestMode的取反值；在正常功能模式下，或門的輸出始終為1，保證增加的功耗約束電路不會對芯片正常功能造成影響；在測試模式下，或門的輸出取決于低功耗使能信號；(4)結合生成帶掃描鏈的網表，進行芯片版圖上設計，芯片版圖設計包括布圖規劃、布局、時鐘樹綜合和布線；(5)在完成芯片版圖設計后，將帶掃描結構的門級網表、工藝庫、時序約束文件和測試協議讀入自動測試向量生成工具，進行可測試性設計規則檢查，最后生成測試向量。(6)在步驟(5)的基礎之上，對生成的測試向量進行門級仿真。本專利技術的專利技術點主要是步驟(2)與步驟(3)，其它步驟都是本
公知技術，不做進一步詳細描述。與現有技術相比，本專利技術的有益效果是:本專利技術可以大幅度減少測試過程中的捕獲功耗，同時本專利技術不會導致覆蓋率下降和測試向量數目激增，不需要測試設計流程的改變，而且容易實現。附圖說明圖1是針對掃描測試中捕獲功耗的優化流程示意圖；圖2掃描電路中的門控時鐘方框示意圖；圖3本專利技術一個實施例的功耗約束電路示意圖；圖4本專利技術另一個功耗約束單元的電路示意圖；圖5測試使能信號控制邏輯示意圖。具體實施例方式下面結合附圖對本專利技術做進一步詳細說明。本專利技術對各部分測試功耗進行詳細分析，并著眼于降低捕獲測試功耗，最后給出一個基于門控時鐘的功耗優化的低功耗測試方案。本專利技術在基本的測試流程的基礎上，增加了門控時鐘單元分組和功耗約束單元設計兩個步驟，技術方案如圖1所示，總體流程如下:(I)生成帶掃描鏈網表。描述如下:①將芯片的RTL代碼進行可測性分析，修改芯片的RTL代碼。②使用工藝廠商提供的工藝庫將修改后的RTL代碼映射成門級網表，同時按照設計約束，如對面積等的限制，對門級網表進行邏輯優化，使電路能夠滿足設計的目標和約束。③根據測試方案中定義的測試結構，使用電子設計自動化(EDA)工具分別生成存儲器內建自測試電路和邊界掃描測試電路的RTL代碼，然后對生成的RTL代碼進行邏輯綜合，最后進行形式驗證和仿真驗證，確保電路功能的正確性。④為了實現可測試性電路，定義掃描設計的測試時鐘、復位信號、測試模式信號等相關測試協議，對芯片進行可測試性設計規則檢查。如果可測試設計規則檢查無法通過，那么就要對芯片的RTL代碼設計進行修改，重復步驟①②③，直到通過可測試性設計規則檢查。⑤如果通過了可測試性設計規則檢查，執行掃描鏈插入命令將電路中的掃描寄存器串連成掃描鏈。⑥使用工藝庫將插入掃描鏈的結構映射成門級網表，得到帶掃描鏈的網表。(2)門控時鐘單元分組。I)使用門控時鐘技術降低動態功耗:門控時鐘(Clock Gating, CG)作為一種動態功耗優化技術被廣泛應用在同步時鐘電路中，通過在時鐘樹中插入門控邏輯關閉其后面所連接寄存器的時鐘，使其后面所連接的寄存器不再發生翻轉行為，從而減少了動態功耗。如圖2所示，掃描電路中的門控時鐘單元一般有兩個使能端口，一個是門控使能端口 E，另一個是測試使能端口 TE。門控使能端口的邏輯值由驅動該端口的邏輯電路決定。測試使能端口連接掃描移位使能信號SE，在測試移位階段，掃描移位使能信號SE的邏輯值為1，保證測試移位時鐘不受門控使能信號的影響；在測試捕獲階段，掃描移位使能信號SE的邏輯值為0，測試捕獲時鐘由門控使能信號的邏輯值決定。2)門控時鐘單元分組:在超大規模SoC芯片中，假若對每個門控時鐘單元都進行功耗約束設計，將使得功耗優化設計變得復雜，同時也將帶來較大的硬件開銷。對芯片中的門控時鐘單元進行分組方便進行控制，分組后同一組內的所有門控時鐘單元共享低功耗使能(Low PowerEnable, LPE)信號。本專利技術門控時鐘的分組有以下標準:①門控時鐘分組由時鐘結構決定，確定門控時鐘單元驅動的掃描單元數目。②每組門控時鐘單元驅動的掃描單元數目相同。③任意兩個門控時鐘組的使能信號可以同時被激活，即任意兩個門控時鐘組所驅動的掃描單元可以正常工作。(3)功耗約束單元設計。為了避免掃描寄存器在測試捕獲階段同時進行捕獲操作，因此需要功耗約束單元對電路中CG單元的門控使能端進行約束，即通每個CG單元的門控使能端口前增加一個與門，與門的一個輸入端連接到驅動該門控使能信號E的相關邏輯，另一個輸入端連接到譯碼器的LPE輸出信號。因此在同一時刻只有其中一部分CG單元的門控使能端被激活。I)功耗約束電路。如圖3所示，假設設計中只有4個CG單元，每個CG單元覆蓋相同數量的寄存器，則可以使用2個掃描單元和一個2-4譯碼器構成一種簡單的功耗約束電路。圖3中的陰影方塊代表CG單兀,無論移入掃描鏈的邏輯值為何值,在同一時刻功耗約束電路的4個輸出中只有一個輸出是有效的。而在未加入功耗約束單元的情況下，ATPG工具會嘗試同時激活4個CG單元的門控使能端，在測試捕獲階段可能出現電路中所有的掃描單元同時翻轉的情況。本專利技術在譯碼器的輸出端增加一個或門，或門的一端連接譯碼器的LPE輸出信號，另一端連接測試模式信號TestMode的取反值，防止增加的功耗約束電路對芯片正常功能造成影響。在正常功能模式下，或門的本文檔來自技高網...

【技術保護點】
一種針對掃描測試中捕獲功耗的優化方法，其特征在于，包括如下步驟：（1）生成帶掃描鏈網表；（2）門控時鐘單元分組；將門控時鐘單元驅動的掃描單元數目相同的門控時鐘單元分為一組；任意兩個門控時鐘組的使能信號可以同時被激活；（3）功耗約束單元設計；對電路中門控時鐘單元的門控使能端進行約束，即每個門控時鐘單元的門控使能端口前增加一個與門，與門的一個輸入端連接到驅動該門控使能信號的相關邏輯，另一個輸入端連接到一個或門的輸出端，或門的一個輸入端連接譯碼器的低功耗使能信號，另一個輸入端連接測試模式信號TestMode的取反值；在正常功能模式下，或門的輸出始終為1，保證增加的功耗約束電路不會對芯片正常功能造成影響；在測試模式下，或門的輸出取決于低功耗使能信號；（4）結合生成帶掃描鏈的網表，進行芯片版圖上設計，芯片版圖設計包括布圖規劃、布局、時鐘樹綜合和布線；（5）在完成芯片版圖設計后，將帶掃描結構的門級網表、工藝庫、時序約束文件和測試協議讀入自動測試向量生成工具，進行可測試性設計規則檢查，最后生成測試向量。（6）在步驟（5）的基礎之上，對生成的測試向量進行門級仿真。

【技術特征摘要】
1.一種針對掃描測試中捕獲功耗的優化方法，其特征在于，包括如下步驟: (1)生成帶掃描鏈網表； (2)門控時鐘單元分組；將門控時鐘單元驅動的掃描單元數目相同的門控時鐘單元分為一組；任意兩個門控時鐘組的使能信號可以同時被激活； (3)功耗約束單元設計；對電路中門控時鐘單元的門控使能端進行約束，即每個門控時鐘單元的門控使能端口前增加一個與門，與門的一個輸入端連接到驅動該門控使能信號的相關邏輯，另一個輸入端連接到一個或門的輸出端，或門的一個輸入端連接譯碼器的低功耗使能信號，另一個輸入端連...

【專利技術屬性】
技術研發人員：蔡志匡，陳慧，黃丹丹，李哲文，邵金梓，
申請(專利權)人：江蘇東大集成電路系統工程技術有限公司，
類型：發明
國別省市：