印制電路板的抗干擾走線結構制造技術

本實用新型專利技術涉及印制電路板領域，特別是涉及一種印制電路板的抗干擾走線結構，包括走線及拐角，其特征在于，所述拐角處以0.1～0.3mm半徑倒圓。所述走線分布在印制電路板的兩面，兩面走線呈45°網格布線結構。所述走線長0.5mm。與現有技術相比，本實用新型專利技術的有益效果是：針對不同的信號類型，選擇合理的走線形式，減少印制導線的不連續性，避免不合理走線情況，避免因布線帶來的電磁輻射干擾現象帶來嚴重的電路性能問題，提高電子產品質量。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及印制電路板領域，特別是涉及一種印制電路板的抗干擾走線結構。
技術介紹
隨著SMT (表面貼裝)技術的發展，發達國家在計算機、通訊、軍事、工業自動化、消費電子產品中幾乎都使用了 SMT技術。我國目前也是SMT的生產大國。SMT具有組裝密度高、電子產品體積小、重量輕、可靠性高、抗震能力強、高頻特性好、易于實現自動化、提高生產效率、降低成本等優點。電子產品開發過程可以分為電路設計、PCB線路設計、電子組裝生產與檢測，其中PCB線路中走線的尺寸和布局不合理會引起阻抗不連續，造成意外的電磁輻射和干擾，因此走線的設計對產品質量更是關鍵中的關鍵。見附圖1-1、1_2、1-3，是三種PCB走線示意圖，直角、鈍角以及銳角走線都會使線寬變化造成阻抗不連續，其中:直角走線對信號的影響主要體現在三個方面:一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續會造成信號的反射；三是直角尖端產生EMI (傳導電磁干擾)。另外雙面板布線時，采用平行走線可以減少導線電感，但導線之間的互感和分布電容增加。時鐘信號引線最容易產生電磁輻射干擾。低電平、高阻抗端的引線也容易受干擾，其平行線效應與弓丨線長度成正比。
技術實現思路
`本技術的目的是提供一種印制電路板的抗干擾走線結構，減少印制導線的不連續性，避免不合理走線情況，減少因布線帶來的電磁輻射干擾現象。為實現上述目的，本技術是通過以下技術方案實現的:印制電路板的抗干擾走線結構，包括走線及拐角，所述拐角處以0.1 0.3_半徑倒圓。所述走線分布在印制電路板的兩面，兩面走線呈45°網格布線結構。所述走線長0.5_，避免時鐘信號以及低電平、高阻抗端引線過長引起干擾。與現有技術相比，本技術的有益效果是:針對不同的信號類型，選擇合理的走線形式，減少印制導線的不連續性，避免不合理走線情況，避免因布線帶來的電磁輻射干擾現象帶來嚴重的電路性能問題，提高電子產品質量。附圖說明圖1-1、1-2、1-3是現有技術中走線結構示意圖；圖2-1、2-2、2_3是本技術走線實施例示意圖；圖3是本技術網格布線結構示意圖。圖中:1-走線2-印制電路板具體實施方式以下結合附圖對本技術的具體實施方式作進一步說明:見圖2-1、2-2、2_3，是本技術走線三種實施例結構示意圖，走線I拐角處以0.1 0.3mm半徑倒圓,減少印制導線截面的不連續性帶來的電磁干擾。見圖3，雙面板布線時，走線I分布在印制電路板2的兩面，兩面走線呈45°網格布線結構。井字形網狀布線結構，可減少導線電感以及導線之間的互感和分布電容。時鐘信號引線最容易產生電磁福射干擾，時鐘信號走線長0.5mm時,可避免時鐘信號引線過長引起干擾。同時走線應與地回路保持0.5_距離內。另外低電平、高阻抗端的導線也容易受干擾，布設導線時應越短越好，長度控制在0.5mm內，其平行線效應與長度成正比；按信號流向順序順序布線，忌迂回穿插；還要遠離干擾源，盡量遠離電源線、高電平線；如遇躲不開的干擾源，不能與之平行走線，如是雙面板則交叉通過，如是單面板則采用飛線過渡。本文檔來自技高網...

【技術保護點】
印制電路板的抗干擾走線結構，包括走線及拐角，其特征在于，所述拐角處以0.1～0.3mm半徑倒圓。

【技術特征摘要】
1.印制電路板的抗干擾走線結構，包括走線及拐角，其特征在于，所述拐角處以0.1 .0.3mm半徑倒圓。2.根據權利要求1所述的印制電路板的抗干擾走線結構，其特...

【專利技術屬性】
技術研發人員：張健，于廣澤，沈劍瑩，孟令旗，李江華，楊曾光，范廣有，趙聰，
申請(專利權)人：鞍山市正發電路有限公司，
類型：實用新型
國別省市：