本發明專利技術屬于計算機存儲技術領域，其公開了一種數據傳輸控制器，包括：命令發布模塊，藕接到控制總線并接收隊列命令；第一端口，藕接到數據總線；第二端口，藕接到一個非易失性存儲器；推送模塊，接收命令發布模塊所存儲的隊列命令并拆分成若干子隊列命令；邏輯控制模塊，依次接收子隊列命令并拆分成若干頁命令，并根據數據傳輸的方向分別發送頁命令至第一端口或第二端口；緩沖存儲器，被配置成臨時存儲在第一端口和第二端口之間傳輸的數據。通過這種設置，有效地降低了易失性存儲器與非易失性存儲器之間進行數據傳輸的錯誤，防止了重要數據的丟失；提高了混合存儲裝置的可靠性與擴展性；同時降低了混合存儲裝置的制造成本。
【技術實現步驟摘要】
本專利技術涉及計算機存儲
，尤其涉及用于在混合存儲裝置中在非易失性存儲器與易失性存儲器之間進行數據傳輸操作的一種數據傳輸控制器及其一種混合存儲裝置。
技術介紹
基于閃存(Flash Memory)技術的NAND閃存正在逐漸取代機械式硬盤而成為大容量數據的存儲介質。其具有多達十萬次的讀取/寫入壽命，同時具有尺寸小、抗震性能好等優點。NAND閃存中的數據在進行讀取/寫入操作時，通常以頁(Page)為單位進行讀取/寫入操作。一個頁數據通常為2KB或者4KB ;—個塊數據(Block)通常包括64個、128或256個頁數據。基于非易失性存儲器與易失性存儲器相互結合配置的混合存儲裝置充分發揮了易失性存儲器(DRAM)運算速度快、帶寬大以及非易失性存儲器(NANDRS)制造成本低、使用壽命長、存儲容量大、抗震性好的優點，正在成為計算機存儲
中的前沿技術。但是現有技術中的混合存儲裝置中的數據傳輸控制器在控制數據在易失性存儲器與非易失性存儲器之間進行數據傳輸的過程中無法及時發現數據的傳輸錯誤，導致重要數據的丟失，從而導致混合存儲裝置的可靠性不好。同時現有技術中的混合存儲裝置中的數據傳輸控制器通常設置一個CPU，該CPU與連接易失性存儲器、非易失性存儲器的控制總線相連，用以控制數據在易失性存儲器與非易失性存儲器之間的傳輸，從而造成這種結構的數據傳輸控制器的制造成本加大。最后，在現有技術中的混合存儲裝置的數據傳輸控制器中，數據在易失性存儲器與非易失性存儲器相互傳輸的過程中缺乏自主性，因此需要通過加載于數據傳輸控制器中的軟件，例如ECC (錯誤-檢測糾正)來對數據在傳輸過程中的錯誤進行檢查與糾正，但這勢必會增加主機的負擔。有鑒于此，有必要對現有技術中的數據傳輸控制器及其混合存儲裝置予以改進，以解決上述問題。
技術實現思路
本專利技術的一個專利技術目的在于克服現有技術中的不足，提供一種數據傳輸控制器，用以及時發現并糾正易失性存儲器與非易失性存儲器之間進行數據傳輸的過程中的傳輸錯誤，防止重要數據的丟失，提高數據在傳輸過程中的自主性。為實現上述專利技術目的，本專利技術公開了一種數據傳輸控制器，包括:命令發布模塊，藕接到控制總線并接收隊列命令；第一端口，藕接到數據總線；第二端口，藕接到一個非易失性存儲器；推送模塊，接收命令發布模塊所存儲的隊列命令并拆分成若干子隊列命令；邏輯控制模塊，依次接收子隊列命令并拆分成若干頁命令，并根據數據傳輸的方向分別發送頁命令至第一端口或第二端口；緩沖存儲器，被配置成臨時存儲在第一端口和第二端口之間傳輸的數據。作為本專利技術的進一步改進，所述命令發布模塊與控制總線之間、第一端口與數據總線之間、以及第二端口與非易失性存儲器之間被配置有接口總線。作為本專利技術的進一步改進，所述接口總線包括I2C、SMBUS。作為本專利技術的進一步改進，所述緩沖存儲器包括至少一個FIFO存儲器。作為本專利技術的進一步改進，所述數據傳輸控制器還包括一狀態管理寄存器，所述狀態管理寄存器自控制總線獲取非易失性存儲器的配置信息，并發送至命令發布模塊。作為本專利技術的進一步改進，所述配置信息在推送模塊中拆分成若干子配置信息，并將該子配置信息與經所述推送模塊拆分隊列命令所形成的多個子隊列命令相互綁定，并發送至邏輯控制模塊。作為本專利技術的進一步改進，所述邏輯控制模塊將子配置信息拆分成若干頁配置信息，并根據數據傳輸方向分別發送頁配置信息至第一端口或者第二端口。作為本專利技術的進一步改進，所述頁配置信息分別與頁命令在第一端口或者第二端口中相互綁定，并以頁為單位對易失性存儲器及非易失性存儲器進行數據訪問。本專利技術的另一個專利技術目的在于克服現有技術中的不足，提供一種可靠性高、擴展性強并顯著降低制造成本的混合存儲裝置。為實現上述專利技術目的，本專利技術公開了一種混合存儲裝置，包括:分別與控制總線、數據總線并行設置的多個數據傳輸控制器，該數據傳輸控制器分別連接一非易失性存儲器，并通過數據總線并行連接多個易失性存儲器；其中，所述數據傳輸控制器，包括:命令發布模塊，藕接到控制總線并接收隊列命令；第一端口，藕接到數據總線；第二端口，藕接到一個非易失性存儲器；推送模塊，接收命令發布模塊所存儲的隊列命令并拆分成若干子隊列命令；邏輯控制模塊，依次接收子隊列命令并拆分成若干頁命令，并根據數據傳輸的方向分別發送頁命令至第一端口或第二端口；緩沖存儲器，被配置成臨時存儲在第一端口和第二端口之間傳輸的數據。作為本專利技術的進一步改進，所述非易失性存儲器的容量大于或者等于易失性存儲器的容量。與現有技術相比，本專利技術的有益效果是:在推送模塊與邏輯控制模塊中對隊列命令和配置信息分別進行兩次拆分，并將頁命令與頁配置信息相互綁定后以頁為單位對易失性存儲器、非易失性存儲器進行數據傳輸。通過這種設置，可及時發現并糾正易失性存儲器與非易失性存儲器之間進行數據傳輸的過程中的傳輸錯誤，防止重要數據的丟失，有效地提高了數據在傳輸過程中的自主性；提高了混合存儲裝置的可靠性與擴展性；同時降低了混合存儲裝置的制造成本。附圖說明圖1為實施例一中本專利技術一種數據傳輸控制器的結構示意圖；圖2為實施例一中的數據傳輸控制器將數據從易失性存儲器傳輸至非易失性存儲器的結構示意圖；圖3為實施例一中的數據傳輸控制器將數據從非易失性存儲器傳輸至易失性存儲器的結構示意圖；圖4為將隊列命令Q拆分成mXn矩陣的頁命令的示意圖；圖5為與圖4中mXn矩陣的頁命令相對應的頁數據的示意圖；圖6為圖1中所示的緩沖存儲器的結構示意圖；圖7為實施例二中本專利技術一種數據傳輸控制器的結構示意圖；圖8為實施例三中本專利技術一種混合存儲裝置的結構示意圖。具體實施例方式下面結合附圖所示的各實施方式對本專利技術進行詳細說明，但應當說明的是，這些實施方式并非對本專利技術的限制，本領域普通技術人員根據這些實施方式所作的功能、方法、或者結構上的等效變換或替代，均屬于本專利技術的保護范圍之內。實施例一請參圖1至圖6所示的本專利技術一種數據傳輸控制器的一種實施方式。參圖1所示，一種數據傳輸控制器100，其通過接口總線110分別與控制總線10、數據總線20相連。該數據傳輸控制器100可通過控制總線10獲取隊列命令Q ;并通過數據總線20獲取自易失性存儲器108向非易失性存儲器107傳輸的數據D或者從非易失性存儲器107向易失性存儲器108傳輸的數據D。在本實施方式中，該數據傳輸控制器100包括:命令發布模塊101，藕接到控制總線10并接收隊列命令Q ;第一端口 104，藕接到數據總線20 ;第二端口 105，藕接到一個非易失性存儲器107 ;推送模塊102，接收寄存器101中所存儲的隊列命令Q并拆分成若干子隊列命令(Qp Q2.....Qffl)后發送至邏輯控制模塊103 ;邏輯控制模塊103，依次接收子隊列命令(Q1、Q2.....Qm)并拆分成若干頁命令(Qn、Q12-...Q1J，并根據數據傳輸的方向將頁命令(Q11 > Qi2-...QJ發送至第一端口 104或者第二端口 105 ;緩沖存儲器106，被配置成臨時存儲在第一端口 104和第二端口 105之間傳輸的數據。具體的，該命令發布模塊101由多個命令寄存器(未圖示)所組成。作為優選的實施方式，所述非易失性存儲器107為NAND閃存；所述易失性存儲器108為本文檔來自技高網...
【技術保護點】
一種數據傳輸控制器，其特征在于，包括：命令發布模塊，藕接到控制總線并接收隊列命令；第一端口，藕接到數據總線；第二端口，藕接到一個非易失性存儲器；推送模塊，接收命令發布模塊所存儲的隊列命令并拆分成若干子隊列命令；邏輯控制模塊，依次接收子隊列命令并拆分成若干頁命令，并根據數據傳輸的方向分別發送頁命令至第一端口或第二端口；緩沖存儲器，被配置成臨時存儲在第一端口和第二端口之間傳輸的數據。
【技術特征摘要】
【專利技術屬性】
技術研發人員：H·F·黃，吳郎，
申請(專利權)人：無錫云動科技發展有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。