溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。
本發(fā)明公開了一種網(wǎng)算一體的芯粒間路由器，包括輸入緩存、仲裁器、解析器、網(wǎng)內(nèi)運算單元、路由計算單元、交叉開關(guān)和輸出緩存。本發(fā)明通過在芯粒間路由器中增加解析器和網(wǎng)內(nèi)運算單元，使其能夠?qū)φ谵D(zhuǎn)發(fā)的數(shù)據(jù)包進(jìn)行聚合操作。本發(fā)明還定義了新的數(shù)據(jù)包格式，...該專利屬于華南理工大學(xué)所有，僅供學(xué)習(xí)研究參考，未經(jīng)過華南理工大學(xué)授權(quán)不得商用。