負偏壓溫度不穩定性檢測電路及其檢測方法技術

本發明專利技術揭示了一種負偏壓溫度不穩定性檢測電路，該電路包括：環形回蕩器電路，每一測試電路的第一節點通過一分壓元件與其前一測試電路的第二節點相連，每一測試電路包括互補的待測PMOS管和NMOS管，所述待測PMOS管的源極接第一電壓端、柵極接所述第一節點、漏極接所述第二節點，所述NMOS管的源極接低電平、柵極接第一節點、漏極接所述第二節點，所述每一測試電路的第二節點接第二電壓端，所述每一測試電路的第一節點接第三電壓端。本發明專利技術還揭示了一種檢測方法，包括通過控制所述第二電壓端和所述第三電壓端使得所述待測PMOS管處于壓力狀態和測試狀態。本發明專利技術的負偏壓溫度不穩定性檢測電路，能準確測試PMOS管的負偏壓溫度不穩定性。

【技術實現步驟摘要】

本專利技術涉及集成電路可靠性測試領域，特別是涉及一種負偏壓溫度不穩定性檢測電路及其檢測方法。
技術介紹
偏壓溫度不穩定性（Bias?Temperature?Instability，簡稱BTI）是互補金屬氧化物半導體（Complementary?Metal?Oxide?Semiconductor，簡稱CMOS）可靠性的基本問題之一。其中，BTI分為負偏壓溫度不穩定性（Negative?Bias?Temperature?Instability，簡稱NBTI）和正偏壓溫度不穩定性（Positive?Bias?Temperature?Instability，簡稱PBTI）。NBTI是指在高溫下對PMOS管施加負柵壓而引起的一系列電學參數的退化，NBTI效應的產生過程主要涉及正電荷的產生和鈍化，即界面陷阱電荷和氧化層固定正電荷的產生以及擴散物質的擴散過程，氫氣和水汽是引起NBTI的兩種主要物質。對于硅材料的柵介質構成的納米尺度的CMOS，PMOS管的NBTI是影響器件壽命的主要原因，所以如何準確地測量PMOS管的NBTI對器件的可靠性由重要的影響。圖1為現有技術中的負偏壓溫度不穩定性檢測電路的示意圖，該負偏壓溫度不穩定性檢測電路基于環形振蕩器電路，通過測試PMOS管在施加應力電壓前后的環形回蕩器電路振蕩頻率的變換，測試PMOS管的負偏壓溫度不穩定性，但該負偏壓溫度不穩定性檢測電路無法區分PMOS管的負偏壓溫度不穩定性和NMOS管的正偏壓溫度不穩定性對電路振蕩頻率影響的程度，所以無法準確地測量PMOS管的負偏壓溫度不穩定性。因此，如何提供一種能夠測試PMOS管的負偏壓溫度不穩定性的檢測電路和檢測方法，已成為本領域技術人員需要解決的問題。
技術實現思路
本專利技術的目的在于，提供一種能夠準確測試PMOS管的負偏壓溫度不穩定性的負偏壓溫度不穩定性檢測電路及其檢測方法。為解決上述技術問題，本專利技術提供一種負偏壓溫度不穩定性檢測電路，包括：環形回蕩器電路，所述環形振蕩器電路包括n級測試電路，每級測試電路的結構相同，每一測試電路包括第一節點和第二節點，每一測試電路的第一節點通過一分壓元件與其前一測試電路的第二節點相連，n為正整數；其中每一測試電路包括互補的待測PMOS管和NMOS管，且所述待測PMOS管的源極接一第一電壓端、柵極接所述測試電路的第一節點、漏極接所述測試電路的第二節點，所述NMOS管的源極接低電平、柵極接所述測試電路的第一節點、漏極接所述測試電路的第二節點，所述每一測試電路的第二節點接一第二電壓端，所述每一測試電路的第一節點接一第三電壓端。進一步的，所述分壓元件為電阻或穩壓二極管。進一步的，所述分壓元件為電阻，所述電阻的阻值為10歐~10000歐。進一步的，所述n≥3。進一步的，所述的負偏壓溫度不穩定性檢測電路的檢測方法，包括：待測PMOS管處于壓力狀態，所述第一電壓端和第二電壓端接應力電壓，第三電壓端接低電平，以對所述待測PMOS管施加負柵壓；待測PMOS管處于測試狀態，所述第一電壓端接應力電壓，，所述第二電壓端和第三電壓端不加負載，以檢測由所述待測PMOS管的負偏壓溫度不穩定性而引起的信號變化。進一步的，所述應力電壓為直流電壓。進一步的，所述負偏壓溫度不穩定性通過所述環形回蕩器電路振蕩頻率的變化來表征。進一步的，所述的負偏壓溫度不穩定性檢測電路的檢測方法，包括：在所述待測PMOS管處于壓力狀態的步驟前，測試所述環形回蕩器電路的參考振蕩頻率；在所述待測PMOS管處于測試狀態的步驟時，測量所述環形回蕩器電路的測試振蕩頻率；計算所述待測PMOS的負偏壓溫度不穩定性。進一步的，kP為常數。與現有技術相比，本專利技術提供的負偏壓溫度不穩定性檢測電路及其檢測方法具有以下優點：1、本專利技術提供的負偏壓溫度不穩定性檢測電路及其檢測方法，該負偏壓溫度不穩定性檢測電路的每一測試電路的第二節點與其下一測試電路的第一節點之間接入一分壓元件，所述每一測試電路的第二節點接所述第二電壓端，所述每一測試電路的第一節點接所述第三電壓端，與現有技術相比，本專利技術通過分別控制所述第二電壓端和所述第三電壓端的電壓，使所述第二電壓端和所述第三電壓端在所述壓力狀態只對所述待測PMOS管施加壓力，從而可以準確地測量待測PMOS管的負偏壓溫度不穩定性，避免所述NMOS管的正偏壓溫度不穩定性的影響。2、本專利技術提供的負偏壓溫度不穩定性檢測電路及其檢測方法，該負偏壓溫度不穩定性檢測電路中的所述待測PMOS管處于壓力狀態時，所述第一電壓端和第二電壓端接應力電壓，，所述應力電壓為直流電壓，使所述待測PMOS管一直處于壓力狀態，可以測試所述待測PMOS管的最差工作壽命，從而提高負偏壓溫度不穩定性檢測的可靠性。3、本專利技術提供的負偏壓溫度不穩定性檢測電路及其檢測方法，該負偏壓溫度不穩定性檢測電路通過所述環形回蕩器電路振蕩頻率的變化來表征，通過所述環形回蕩器電路振蕩頻率與所述待測PMOS管的負偏壓溫度不穩定性具有線性關系，能準確的反映所述待測PMOS管的負偏壓溫度不穩定性。附圖說明圖1為現有技術中的負偏壓溫度不穩定性檢測電路的示意圖；圖2為本專利技術一實施例中負偏壓溫度不穩定性檢測電路的示意圖；圖3為本專利技術一實施例中負偏壓溫度不穩定性檢測電路檢測方法的流程圖；圖4a-圖4b為本專利技術一實施例中負偏壓溫度不穩定性檢測電路檢測過程的示意圖。具體實施方式下面將結合示意圖對本專利技術的負偏壓溫度不穩定性檢測電路及其檢測方法進行更詳細的描述，其中表示了本專利技術的優選實施例，應該理解本領域技術人員可以修改在此描述的本專利技術，而仍然實現本專利技術的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本專利技術的限制。為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本專利技術由于不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規工作。在下列段落中參照附圖以舉例方式更具體地描述本專利技術。根據下面說明和權利要求書，本專利技術的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發本文檔來自技高網...

【技術保護點】
一種負偏壓溫度不穩定性檢測電路，包括：環形回蕩器電路，所述環形振蕩器電路包括n級測試電路，每級測試電路的結構相同，每一測試電路包括第一節點和第二節點，每一測試電路的第一節點通過一分壓元件與其前一測試電路的第二節點相連，n為正整數；其中每一測試電路包括互補的待測PMOS管和NMOS管，且所述待測PMOS管的源極接一第一電壓端、柵極接所述測試電路的第一節點、漏極接所述測試電路的第二節點，所述NMOS管的源極接低電平、柵極接所述測試電路的第一節點、漏極接所述測試電路的第二節點，所述每一測試電路的第二節點接一第二電壓端，所述每一測試電路的第一節點接一第三電壓端。

【技術特征摘要】
1.一種負偏壓溫度不穩定性檢測電路，包括：
環形回蕩器電路，所述環形振蕩器電路包括n級測試電路，每級測試電
路的結構相同，每一測試電路包括第一節點和第二節點，每一測試電路的第一
節點通過一分壓元件與其前一測試電路的第二節點相連，n為正整數；其中
每一測試電路包括互補的待測PMOS管和NMOS管，且所述待測PMOS
管的源極接一第一電壓端、柵極接所述測試電路的第一節點、漏極接所述測試
電路的第二節點，所述NMOS管的源極接低電平、柵極接所述測試電路的第一
節點、漏極接所述測試電路的第二節點，所述每一測試電路的第二節點接一第
二電壓端，所述每一測試電路的第一節點接一第三電壓端。
2.如權利要求1所述的負偏壓溫度不穩定性檢測電路，其特征在于，所述
分壓元件為電阻或穩壓二極管。
3.如權利要求2所述的負偏壓溫度不穩定性檢測電路，其特征在于，所述
分壓元件為電阻，所述電阻的阻值為10歐~10000歐。
4.如權利要求1-3中任意一項所述的負偏壓溫度不穩定性檢測電路，其特征
在于，所述n≥3。
5.如權利要求1-4中任意一項所述的負偏壓溫度不穩定性檢測電路的...

【專利技術屬性】
技術研發人員：馮軍宏，甘正浩，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31