半導體結構的形成方法技術

一種半導體結構的形成方法，包括：提供半導體襯底；在所述半導體襯底上形成多晶硅層，并對所述多晶硅層進行離子注入；刻蝕所述多晶硅層，形成功能層；依次進行灰化處理和濕法清洗。本發明專利技術所形成半導體結構的性能較佳。

【技術實現步驟摘要】
半導體結構的形成方法
本專利技術涉及半導體制造
，尤其涉及一種半導體結構的形成方法。
技術介紹
金屬氧化物半導體（Metal-Oxide-Semiconductor，MOS）晶體管已成為集成電路中常用的半導體結構。所述MOS晶體管主要包括：P型金屬氧化物半導體（PMOS）晶體管和N型金屬氧化物半導體（NMOS）晶體管。現有工藝在形成MOS晶體管時主要包括如下步驟：首先，在半導體襯底上由下至上依次形成氧化硅層和多晶硅層；接著，對所述多晶硅層進行離子注入，以調節所形成MOS晶體管的閾值電壓；再接著，在所述多晶硅層上形成掩膜層，所述掩膜層的位置和形狀分別與后續形成的柵極結構的位置和形狀對應；再接著，以所述掩膜層為掩模，刻蝕所述多晶硅層和氧化層，形成包括柵介質層和位于柵介質層上柵極的柵極結構；再接著，去除所述掩膜層，并通過濕法清洗去除刻蝕工藝殘留的聚合物；然后，形成覆蓋所述柵極結構側壁的側墻；最后，以所述柵極結構及其側壁上的側墻為掩模，對所述半導體襯底進行離子注入，形成源區和漏區。然而，在濕法清洗之后，對所形成柵極結構以及柵極結構兩側的半導體襯底表面進行檢查時發現，現有通過濕法清洗工藝去除刻蝕工藝殘留的聚合物（如光刻膠、多晶硅顆粒等）時效果不佳，導致所形成MOS晶體管易發生漏電，所形成MOS晶體管的性能較差。更多MOS晶體管的形成方法請參考公開號為CN101452853A的中國專利申請。
技術實現思路
本專利技術解決的問題是提供一種半導體結構的形成方法，提高所形成半導體結構的性能。為解決上述問題，本專利技術提供了一種半導體結構的形成方法，包括：提供半導體襯底；在所述半導體襯底上形成多晶硅層，并對所述多晶硅層進行離子注入；刻蝕所述多晶硅層，形成功能層；依次進行灰化處理和濕法清洗。可選的，進行所述灰化處理的氣體為氮氣和氫氣的混合氣體或者氧氣。可選的，進行所述灰化處理的氣體為氮氣。可選的，進行灰化處理包括：先進行第一灰化處理，再進行第二灰化處理；所述第一灰化處理的氣體為氧氣，所述第二灰化處理的氣體為氮氣和氫氣的混合氣體。與現有技術相比，本專利技術技術方案具有以下優點：在形成功能層之后，先進行灰化處理，使殘留于半導體襯底和功能層表面的聚合物與灰化處理中的氣體發生反應，形成氣體或能夠被后續濕法清洗中清洗溶液去除的化合物，或者通過灰化處理中氣體等離子體轟擊，降低或消除聚合物與半導體襯底和功能層表面之間的結合力，然后進行濕法清洗，去除剩余的聚合物和/或灰化工藝形成的化合物，提高了濕法清洗的清洗效果，避免殘留于半導體襯底或者功能層表面的聚合物對后續半導體結構的形成工藝造成影響，最終提高所形成半導體結構的性能。作為一個優選實施例，在形成功能層之后，采用氮氣進行灰化處理，通過氮氣等離子體對殘留于半導體襯底和功能層表面的聚合物進行轟擊，降低或消除聚合物與半導體襯底和功能層表面的結合力，然后進行濕法清洗，進一步去除殘留于半導體襯底和功能層表面的聚合物，提高了半導體襯底以及功能層表面的清潔度。而且，由于氮氣與多晶硅反應速率較慢，在采用氮氣進行灰化處理時，氮氣等離子體與功能層中少量的硅原子發生反應形成氮化硅，后續濕法清洗工藝無法去除氮化硅，不會造成功能層中硅原子流失，避免了所形成功能層頂部發生橫向收縮，進而避免了因后續形成插塞的設置位置不準確而導致的半導體器結構失效，提高了所形成半導體結構的性能。作為另一個優選實施例，在形成功能層之后，先采用溫度小于或者等于100攝氏度的氧氣進行第一灰化處理，使半導體襯底和功能層表面的硅原子以及殘留于半導體襯底和功能層表面的聚合物（包括多晶硅顆粒和光刻膠）與氧氣等離子體發生反應，形成覆蓋半導體襯底和功能層表面的氧化硅以及氣態碳氫化合物，再采用氮氣和氫氣的混合氣體進行第二灰化處理，使未被氧化硅覆蓋的聚合物繼續與氫氣等離子體和氮氣等離子體反應，生成附著于氧化硅上的氮化硅、氣態的碳氫化合物和氣態的硅的氫化物。由于氣態的碳氫化合物和氣態的硅的氫化物可隨灰化處理的廢氣排出，而氮化硅在后續濕法清洗過程中隨氧化硅的去除而脫離半導體襯底和功能層表面，提高了所形成半導體結構表面的清潔度。進一步的，在采用氮氣和氫氣的混合氣體進行第二灰化處理時，混合氣體中氫氣所占的質量百分比為5%~80%，第二灰化處理的溫度為275攝氏度至400攝氏度，由于混合氣體中氫氣的含量較高以及第二灰化處理的溫度較高，提高了第二灰化處理速率，在保證灰化處理效果的同時，縮短了第二灰化處理的時間。附圖說明圖1為本專利技術半導體結構的形成方法第一實施方式的流程示意圖；圖2~圖4為本專利技術半導體結構的形成方法一個實施例的示意圖；圖5為本專利技術半導體結構的形成方法第二實施方式的流程示意圖；圖6為本專利技術半導體結構的形成方法第三實施方式的流程示意圖。具體實施方式為使本專利技術的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本專利技術的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本專利技術，但是本專利技術還可以采用其它不同于在此描述的其它方式來實施，因此本專利技術不受下面公開的具體實施例的限制。正如
技術介紹
部分所述，在柵極結構形成之后，通過濕法清洗去除殘留于柵極結構及其兩側半導體襯底表面的聚合物時，清洗效果不佳，導致所形成MOS晶體管易發生漏電，所形成MOS晶體管的性能較差。針對上述缺陷，本專利技術提供了一種半導體結構的形成方法，在對形成于半導體襯底上多晶硅層進行離子注入之后，對多晶硅層進行刻蝕，形成功能層，然后進行灰化處理，使刻蝕中殘留于半導體襯底和功能層表面的聚合物與灰化處理中的氣體等離子體發生反應，形成氣體或者能夠被后續濕法清洗中清洗溶液去除的化合物，或者通過灰化處理中氣體等離子體的轟擊，降低或消除聚合物與半導體襯底和功能層表面之間的結合力，然后通過濕法清洗去除剩余的聚合物和/或灰化工藝形成的化合物。本專利技術半導體結構的形成方法的濕法清洗效果好，可避免殘留于半導體襯底和功能層表面的聚合物對半導體結構的性能造成影響。下面結合附圖進行詳細說明。參考圖1，為本專利技術半導體結構的形成方法第一實施方式的流程示意圖，包括：步驟S11，提供半導體襯底；步驟S12，在所述半導體襯底上形成多晶硅層，并對所述多晶硅層進行離子注入；步驟S13，刻蝕所述多晶硅層，形成功能層；步驟S14，采用氮氣和氫氣的混合氣體或者氧氣進行灰化處理；步驟S15，進行濕法清洗。參考圖2~圖4，以形成NMOS晶體管的柵極為例（即功能層為NMOS晶體管的柵極），通過具體實施例對本專利技術半導體結構的形成方法的第一實施方式做進一步說明。參考圖2，提供半導體襯底100。所述半導體襯底100的材料可為硅、鍺或者絕緣體上硅（Silicon-On-Insulator，SOI），或者本領域技術人員公知的其他半導體材料襯底，本專利技術對此不做限制。本實施例中，所述半導體襯底100的材料為硅。繼續參考圖2，在所述半導體襯底100上形成多晶硅層102a，并對所述多晶硅層102a進行離子注入。本實施例中，對所述多晶硅層102a進行離子注入的離子為磷離子或者砷離子等。通過對多晶硅層102a進行離子注入，提高后續形成的NMOS晶體管柵極中電子的遷移率，進而降低NMOS晶體管的閾值電壓。參考圖3，在圖2中所述多晶硅層102a上形成掩膜層104本文檔來自技高網...

【技術保護點】
一種半導體結構的形成方法，其特征在于，包括：提供半導體襯底；在所述半導體襯底上形成多晶硅層，并對所述多晶硅層進行離子注入；刻蝕所述多晶硅層，形成功能層；依次進行灰化處理和濕法清洗。

【技術特征摘要】
1.一種半導體結構的形成方法，其特征在于，包括：提供半導體襯底；在所述半導體襯底上形成多晶硅層，并對所述多晶硅層進行離子注入；刻蝕所述多晶硅層，形成功能層；依次進行灰化處理和濕法清洗，所述進行灰化處理包括：先進行第一灰化處理，再進行第二灰化處理；所述第一灰化處理的氣體為氧氣，所述第二灰化處理的氣體為氮氣和氫氣的混合氣體。2.如權利要求1所述的半導體結構的形成方法，其特征在于，刻蝕所述多晶硅層和進行灰化處理在不同的設備中進行。3.如權利要求2所述的半導體結構的形成方法，其特征在于，刻蝕所述多晶硅層的設備為感應耦合等離子體刻蝕設備，進行灰化處理的設備為下游微波等離子體反應器。4.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第一灰化處理的溫度小于或者等于100℃，壓強為100mTorr～500mTorr，射頻電源的功率為100W～5000W，氧氣的流量為10sccm～500sccm，時間為10s～600s。5.如權利要求1所述的半導體結構的形成方法，其特征在于，所述第二灰化處理的溫度為275℃～400℃，壓強為100mTorr～500mTorr，射頻電源的功率為100W～5000W，時間為10s～600s。6.如權利要求1所述的半導...

【專利技術屬性】
技術研發人員：張海洋，孟曉瑩，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31