一種可重構硬件電路的模塊化自組織配置電路制造技術

本發明專利技術公開了一種可重構硬件電路的模塊化自組織配置電路，其特征是由若干個與可重構電路模塊一一對應連接的配置模塊通過通信接口按照拓撲結構組成。本發明專利技術的優點：1、可以根據不同的可重構硬件電路方便構建不同拓撲結構的配置模塊網絡（配置電路）。2、網絡中的各個配置模塊可以自組織，其連接順序可以自定義并且在配置過程中創建、刪除，這意味著配置通路可以按照需要中途修改，可以定位到特定的配置模塊，或者繞過特定的配置模塊，實現故障隔離。3、可以從任意一個通信接口控制整個配置模塊網絡，以完成整個可重構硬件電路的配置。也可以選擇多個通信接口并行配置，以提高配置的速度與靈活性等。

【技術實現步驟摘要】
一種可重構硬件電路的模塊化自組織配置電路
本專利技術屬于電子技術與仿生
，涉及一種硬件電路，特別涉及一種可重構硬件電路的模塊化自組織配置電路。
技術介紹
在電子電路領域，可編程或者可重構硬件電路，以其使用的靈活性，得到廣泛的應用。可編程硬件電路是指邏輯功能可以通過特定的配置信息而改變的電路，FPGA就是典型的可編程硬件電路（器件）。要讓可重構電路實現特定的邏輯功能，需要將配置信息通過某種方式加載到電路中，常用的配置信息加載方式有基于SPI接口、基于JTAG接口等。隨著仿生技術的發展，設計和實現能夠動態模擬生物體某些機制的仿生電路，如神經網絡電路、借鑒多細胞組織分裂與分化特性的胚胎型仿生硬件，成為電子技術一個新的應用方向。正如胚胎型仿生硬件要求能夠方便快捷的實現配置信息的加載、讀取、復制與修改，仿生電路一般要求系統能夠局部動態配置。然而基于SPI接口、JTAG接口的配置方式配置通道在電路運行過程中難以改變，對配置信息自由組織并進行多通道并行操作困難，難以滿足仿生電路的配置需求。為了滿足仿生電路對配置的要求，參考基于SPI、JTAG接口的配置方式，設計面向可重構硬件電路、特別是仿生電路的模塊化自組織配置電路。
技術實現思路
本專利技術的目的是提供一種配置靈活的可重構硬件電路的模塊化自組織配置電路。實現本專利技術目的采用的技術方案是：可重構硬件電路的模塊化自組織配置電路，是由若干個與可重構電路模塊一一對應連接的配置模塊通過通信接口按照拓撲結構組成。所述拓撲結構優選為馮·諾依曼結構。所述配置電路，包含一個或者多個可以并行工作的輸入通信接口。所述配置模塊，其輸入端口和輸出端口包含1位全局同步時鐘輸入端口、1位全局同步復位輸入端口、若干個通信接口和1個配置接口，所述若干個配置模塊通過通信接口相互連接組成網絡；其內部包括1個輸入緩沖器、1個1位模式寄存器、1個3位輸入接口選擇寄存器、1個4位輸出接口選擇寄存器、1個指令寄存器、1個數據寄存器、一個全網絡唯一的物理地址和若干組合邏輯電路。所述各通信接口，包含2位模式輸入，1位數據輸入，2位模式輸出和1位數據輸出。所述配置接口，包括讀寫配置信息的數據線、讀寫配置信息使用的地址與控制信號線和中斷申請信號。所述輸入緩沖器，包含2位輸入指令緩沖器、1位輸入數據緩沖器、2位反向輸入指令緩沖器和1位反向輸入數據緩沖器，所述輸入接口選擇寄存器，為若干位寬度，所述輸出接口選擇寄存器，為若干位寬度，所述指令寄存器至少為2位寬度，所述數據寄存器至少為4位寬度，配置模塊中所有寄存器和緩沖器的數據加載均在全局同步時鐘輸入端口上升邊沿進行。所述組合邏輯電路包括5個邏輯電路模塊，4個多路選擇器和2組譯碼器。所述配置模塊中，所有模式輸入通過第一多路選擇器連接到輸入指令緩沖器，通過第二多路選擇器連接到反向輸入指令緩沖器；所有數據輸入通過第三多路選擇器連接到輸入數據緩沖器，通過第四多路選擇器連接到反向輸入數據緩沖器；所述第一多路選擇器和第三多路選擇器受輸入接口選擇寄存器控制，第四多路選擇器和第二多路選擇器受輸出接口選擇寄存器控制；模式寄存器的輸入為輸入指令緩沖器；輸入接口選擇寄存器的輸入為第二邏輯電路模塊；輸出接口選擇寄存器和指令寄存器的輸入均為輸入數據緩沖器，受第三邏輯電路模塊控制；數據寄存器的輸入為輸入數據緩沖器、輸出接口選擇寄存器、物理地址、中斷申請信號或者讀寫配置信息的數據線，受第一邏輯電路模塊控制；第二邏輯電路模塊的輸入為第三邏輯電路模塊、輸入接口選擇寄存器和所有模式輸入；第三邏輯電路模塊的輸入為反向輸入指令緩沖器和模式寄存器；第四邏輯電路模塊的輸入為第三邏輯電路模塊、輸出接口選擇寄存器和輸入接口選擇寄存器；第一邏輯電路模塊的輸入為第三邏輯電路模塊和指令寄存器；第五邏輯電路模塊的輸入為反向輸入指令緩沖器和中斷申請信號；所有模式輸出均通過第一譯碼器得到，信號來源為輸入指令緩沖器、第五邏輯電路模塊或者0，受第四邏輯電路模塊控制；所有數據輸出均通過第二譯碼器得到，信號來源為反向輸入數據緩沖器、指令寄存器、數據寄存器或者輸入數據緩沖器，受第四邏輯電路模塊控制；控制信號線的信號來源為指令寄存器和第一邏輯電路模塊；讀寫配置信息的數據線為輸出時直接連接到數據寄存器。本專利技術提供的模塊化自組織配置電路的特點是：1、主要用于模塊化可重構硬件電路的配置信息管理，可以根據不同的可重構硬件電路方便構建不同拓撲結構的配置模塊網絡（配置電路）。每個配置模塊具有多個通信接口，可以方便的構建各種拓撲結構的網絡，不用的通信接口直接刪除或者輸入接0即可。2、網絡中的各個配置模塊可以自組織，各個配置模塊的連接順序可以自定義并且在配置過程中創建、刪除，這意味著配置通路可以按照需要中途修改，可以定位到特定的配置模塊，或者繞過特定的配置模塊，實現故障隔離。3、可以從任意一個通信接口控制整個配置模塊網絡，以完成整個可重構硬件電路的配置。也可以選擇多個通信接口并行配置，以提高配置的速度與靈活性。4、可以通過測試模式獲取模塊MAC地址、配置通道的建立情況、及中斷信號。MAC地址、配置通帶的建立情況可用與配置模塊的故障診斷，中斷信號可用于可重構硬件電路的重構中斷申請等。可以將中斷信號耦合到控制信號的反向回路，實現自動中斷申請。5、可以通過旁路DR的方式將配置數據快速下載到特定的配置模塊，以完成可重構硬件電路模塊的局部動態重構。可以通過讀取可重構硬件電路的配置信息，結合數據移位、數據寄存器旁路等方式快速實現可重構硬件電路的部分復制。下面結合附圖對本專利技術做進一步說明。附圖說明圖1是本專利技術的結構示意圖。圖2是配置電路中配置模塊的基本結構圖。圖3是配置模塊自組織形成的配置通路示意圖。具體實施方式圖1、圖2所示為本專利技術的一個實施例，它是針對1個3行3列可重構電路模塊構成的可重構硬件電路設計的配置電路，采用一個3行3列的馮·諾依曼結構，該配置電路包含9個配置模塊，每個配置模塊對應1個可重構電路模塊。第i行第j列的配置模塊記為CBij，即該配置電路包括CB00、CB01、CB02、CB10、CB11、CB12、CB20、CB21、CB22共9個配置模塊，各個配置模塊的MAC地址依次為0000（二進制，默認下文相同）、0001、0010、0100、0101、0110、1000、1001、1010，與這些配置模塊一一對應相連接的可重構電路模塊分別記為RCB00、RCB01、RCB02、RCB10、RCB11、RCB12、RCB20、RCB21、RCB22。每個配置模塊的輸入端口和輸出端口包含1位全局同步時鐘輸入端口clk、1位全局同步復位輸入端口rst、7個通信接口CIF1、CIF2、CIF3、CIF4、CIF5、CIF6、CIF7（配置模塊不限于7個通信接口）和1個配置接口CFIF。所述配置模塊通過4個通信接口CIF4、CIF5、CIF6、CIF7分別與右、下、左、上四個方向的配置模塊的通信接口對接，相互連接組成網絡。各配置模塊沒有使用的3個通信接口CIF1、CIF2、CIF3輸入直接接0,圖1中省略。整個配置電路可以選擇在組網時各個配置模塊沒有使用的通信接口（CIF1、CIF2、CIF3）作為輸入通信接口，用于配置數據的輸入輸出。本實例選擇配置模塊CB0本文檔來自技高網...

【技術保護點】
一種可重構硬件電路的模塊化自組織配置電路，其特征是由若干個與可重構電路模塊一一對應連接的配置模塊通過通信接口按照拓撲結構組成。

【技術特征摘要】
1.一種可重構硬件電路的模塊化自組織配置電路，其特征是由若干個與可重構電路模塊一一對應連接的配置模塊通過通信接口按照拓撲結構組成，所述拓撲結構為馮·諾依曼結構，包含一個或者多個可以并行工作的輸入通信接口，所述配置模塊，其輸入端口和輸出端口包含1位全局同步時鐘輸入端口、1位全局同步復位輸入端口、若干個通信接口和1個配置接口，所述若干個配置模塊通過通信接口相互連接組成網絡；其內部包括1個輸入緩沖器、1個1位模式寄存器、1個3位輸入接口選擇寄存器、1個4位輸出接口選擇寄存器、1個指令寄存器、1個數據寄存器、一個全網絡唯一的物理地址和若干組合邏輯電路，所述各通信接口，包含2位模式輸入，1位數據輸入，2位模式輸出和1位數據輸出，所述配置接口，包括讀寫配置信息的數據線、讀寫配置信息使用的地址與控制信號線和中斷申請信號，所述輸入緩沖器，包含2位輸入指令緩沖器、1位輸入數據緩沖器、2位反向輸入指令緩沖器和1位反向輸入數據緩沖器，所述輸入接口選擇寄存器，為若干位寬度，所述輸出接口選擇寄存器，為若干位寬度，所述指令寄存器至少為2位寬度，所述數據寄存器至少為4位寬度，配置模塊中所有寄存器和緩沖器的數據加載均在全局同步時鐘輸入端口上升邊沿進行。2.根據權利要求1所述的可重構硬件電路的模塊化自組織配置電路，其特征是所述組合邏輯電路包括5個邏輯電路模塊，4個多路選擇器和2組譯碼器。3.根據權利要求2所述的可重構硬件電路的模塊化自組織配置電路，其特征是所述配置模塊中，...

【專利技術屬性】
技術研發人員：李岳，錢彥嶺，王南天，卓清琪，李廷鵬，
申請(專利權)人：中國人民解放軍國防科學技術大學，
類型：發明
國別省市：湖南;43