本發明專利技術公開了一種帶隙基準電壓源的啟動加速電路，通過比較器同相輸入端電位產生電路產生一個比較器的同相比較電壓，比較器的反相輸入電壓是帶隙基準電壓源的輸出電壓，比較器通過比較兩個輸入電壓來控制晶體管開關的導通與截止。上電后，比較器輸出電平使得第二晶體管開關導通，相當于帶隙基準電壓源啟動之前電源直接給帶隙基準電壓源的負載充電，當比較器的反相輸入電壓大于比較器的同相比較電壓時，使得第二晶體管開關截止，加速結束，電路正常啟動。
【技術實現步驟摘要】
【專利摘要】本專利技術公開了一種帶隙基準電壓源的啟動加速電路，通過比較器同相輸入端電位產生電路產生一個比較器的同相比較電壓，比較器的反相輸入電壓是帶隙基準電壓源的輸出電壓，比較器通過比較兩個輸入電壓來控制晶體管開關的導通與截止。上電后，比較器輸出電平使得第二晶體管開關導通，相當于帶隙基準電壓源啟動之前電源直接給帶隙基準電壓源的負載充電，當比較器的反相輸入電壓大于比較器的同相比較電壓時，使得第二晶體管開關截止，加速結束，電路正常啟動。【專利說明】—種帶隙基準電壓源的啟動加速電路
本專利技術涉及集成電路設計中的帶隙基準電壓源，特別涉及一種帶隙基準電壓源的啟動加速電路。
技術介紹
帶隙基準電壓源是模擬集成電路和混合信號集成電路的一個重要單元電路，隨著IC工藝的發展，帶隙基準電壓源在諸多集成電路中得到了廣泛應用。帶隙基準電壓源為電路系統提供基準電壓，其性能將直接影響整個系統的工作狀態，因而設計高質量的帶隙基準電壓源是許多集成電路中不可缺少的一部分。 如圖1所示為一個常見的帶隙基準電壓源電路，該電路包括由運算放大器OP和共柵極的兩個PMOS管M4、M5構成的負反饋電路，雙極型晶體管Q1、Q2，電阻R2、R3、R4。其中M5和R3的連接端作為基準電壓源的輸出端，輸出基準電壓Vref。 當基準輸出端帶有較大的容性負載Cload時，電源上電后，基準電壓Vref給負載電容充電的時間會比較長，導致Vref需要較長時間才能達到穩定值，即基準電壓源的啟動速度會非常慢。因此，在保證帶隙基準電壓源正常啟動的前提下，需要加速帶隙基準電壓源的啟動過程。 【專利
技術實現思路
】 技術問題:本專利技術的目的在于提供一種帶隙基準電壓源的啟動加速電路，以提高帶隙基準電壓源的啟動速度，降低啟動時間。 技術方案:為解決上述技術問題，本專利技術提供的技術方案為: —種帶隙基準電壓源的啟動加速電路，所述帶隙基準電壓源包括由運算放大器和共柵極的兩個PMOS管構成的負反饋電路以及兩個雙極型晶體管，所述啟動加速電路包括比較器同相輸入端電位產生電路、比較器、第二晶體管開關、第三晶體管開關； 所述比較器的同相輸入端與所述比較器同相輸入端電位產生電路的輸出端相連接，所述比較器的反相輸入端與所述帶隙基準電壓源的輸出端相連接，且所述同相輸入端電位小于所述帶隙基準電壓源穩定工作后的輸出電位穩定值； 所述第二晶體管開關的柵極與所述比較器的輸出端相連接、漏極與電源相連接、源極與所述帶隙基準電壓源的輸出端相連接； 所述第三晶體管開關的柵極與所述比較器的輸出端相連接、漏極與所述負反饋電路中的兩個PMOS管的柵極相連接、源極與地相連接。 所述比較器同相輸入端電位產生電路包括第一 PMOS晶體管和第一電阻；所述第一 PMOS晶體管的柵極和漏極與第一電阻的一端相連接，且連接節點為所述比較器同相輸入端電位產生電路的輸出端；所述第一 PMOS晶體管的源極接電源，所述第一電阻的另一端接地。 進一步的，所述同相輸入端電位為所述帶隙基準電壓源穩定工作后的輸出電位穩定值的85% -95%。 有益效果:本專利技術的帶隙基準電壓源的啟動加速電路，通過比較器同相輸入端電位產生電路產生一個比較器的同相比較電壓，比較器的反相輸入電壓是帶隙基準電壓源的輸出電壓Vref，比較器通過比較兩個輸入電壓來控制晶體開關管的導通與截止。上電后，比較器輸出電平使得晶體管開關M2導通，相當于帶隙基準電壓源啟動之前電源直接給帶隙基準電壓源的負載充電，隨著充電的進行，當比較器的反相輸入電壓Vref大于比較器的同相比較電壓時，使得晶體管開關M2截止，加速結束，電路正常啟動。在帶隙基準電壓源啟動之前，直接通過電源給帶隙基準電壓源的負載提前充電，而不再需要傳統的帶隙基準電壓源再次對負載充電，從而大大降低了大負載電容帶隙基準電壓源的啟動時間，起到了啟動加速的效果。 【專利附圖】【附圖說明】 圖1為現有的帶隙基準電壓源電路原理圖； 圖2為本專利技術的帶有啟動加速電路的帶隙基準電壓源電路原理圖； 圖3為本專利技術的帶有啟動加速電路的帶隙基準啟動時間的仿真結果和現有的帶隙基準啟動時間的仿真結果。 【具體實施方式】 下面結合附圖對本專利技術做進一步說明。 參見圖2，本專利技術提供的一種帶隙基準電壓源的啟動加速電路，該啟動加速電路與帶隙基準電壓源相連接；所述帶隙基準電壓源是常見的帶隙基準結構，運算放大器OP的輸出端與第四PMOS晶體管M4以及第五PMOS晶體管M5的柵極連接在一起，M4與M5的源極與電源連接，M4的漏極與第二電阻R2的一端連接，M5的漏極與第三電阻R3的一端連接，R2的另一端與第一雙極型晶體管Ql的發射極以及運算放大器OP的一個輸入端相連接，R3的另一端與第四電阻R4的一端以及運算放大器OP的另一個輸入端相連接，R4的另一端與第二雙極型晶體管Q2的發射極相連接，Ql與Q2的基極相連接后再與地相連接，同時Ql與Q2的集電極分別與地相連接，這里Ql與Q2都被用作了二極管。 所述啟動加速電路包括比較器同相輸入端電位產生電路、比較器、第二晶體管開關M2、第三晶體管開關M3 ;所述比較器同相輸入端電位產生電路包括第一 PMOS晶體管Ml和第一電阻R1，其中，將Ml的柵極和漏極以及Rl的一端連接在一起，并將該連接節點作為所述比較器同相輸入端電位產生電路的輸出端，將Ml的源極接電源，將Rl的另一端接地。 該比較器同相輸入端電位產生電路用于輸出比較器同相輸入端電位，根據帶隙基準電壓源輸出基準電壓的大小可以調節Rl的阻值，使得所述同相輸入端電位小于所述帶隙基準電壓源的正常輸出電位；所述比較器的同相輸入端與所述比較器同相輸入端電位產生電路的輸出端相連接，所述比較器的反相輸入端與所述帶隙基準電壓源的輸出端相連接，比較器根據這兩個輸入電壓信號產生開關邏輯控制信號；所述第二晶體管開關M2的柵極與所述比較器的輸出端相連接，漏極與電源相連接，源極與所述帶隙基準電壓源的輸出端相連接；所述第三晶體管開關M3的柵極與所述比較器的輸出端相連接，漏極與所述帶隙基準電壓源電路中的M4和M5的柵極相連接，M3的源極與地相連接，以保證帶隙基準電壓源可以正常啟動。 從電路上電零時刻開始，由于比較器同相輸入端電位產生電路不含容性原件，因此該電路輸出電壓迅速達到設定值，且該同相輸入端電壓小于所述帶隙基準電壓源的正常輸出電位，此時由于帶隙基準電壓源還未啟動，基準的負載電容還未充滿電，因此比較器輸出高電平使得晶體管開關M2導通，相當于帶隙基準電壓源啟動之前電源直接給帶隙基準電壓源的負載充電，隨著充電的進行，當比較器的反相輸入電壓(即帶隙基準電壓源的輸出電壓)大于比較器的同相比較電壓時，比較器輸出低電平使得晶體管開關M2截止，加速結束，電路正常啟動；在電路正常啟動之后，由于晶體管開關M2已經截止,所以啟動電路不會對帶隙基準電壓源的正常工作產生影響。 本專利技術電路在帶隙基準電壓源啟動之前，直接通過電源給帶隙基準電壓源的負載提前充電，而不再需要傳統的帶隙基準電壓源再次對負載充電，從而大大降低了大負載電容帶隙基準電壓源的啟動時間，起到了啟動加速的效果。 圖1為現有的帶隙基準電壓源電路原理圖；圖2為本專利技術的帶有啟動加速電路的帶隙基準電壓源電路原理圖本文檔來自技高網...
【技術保護點】
一種帶隙基準電壓源的啟動加速電路，所述帶隙基準電壓源包括由運算放大器和共柵極的兩個PMOS管構成的負反饋電路以及兩個雙極型晶體管，其特征在于：所述啟動加速電路包括比較器同相輸入端電位產生電路、比較器、第二晶體管開關、第三晶體管開關；所述比較器的同相輸入端與所述比較器同相輸入端電位產生電路的輸出端相連接，所述比較器的反相輸入端與所述帶隙基準電壓源的輸出端相連接，且所述同相輸入端電位小于所述帶隙基準電壓源穩定工作后的輸出電位穩定值；所述第二晶體管開關的柵極與所述比較器的輸出端相連接、漏極與電源相連接、源極與所述帶隙基準電壓源的輸出端相連接；所述第三晶體管開關的柵極與所述比較器的輸出端相連接、漏極與所述負反饋電路中的兩個PMOS管的柵極相連接、源極與地相連接。
【技術特征摘要】
【專利技術屬性】
技術研發人員：吳建輝，孟楠，錢文明，徐力，陳超，黃成，李紅，
申請(專利權)人：東南大學，
類型：發明
國別省市：江蘇;32
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。