一種遲滯電路及其工作方法技術

本發明專利技術實施例提供一種遲滯電路，所述遲滯電路包括第一輸入電壓Vref，第二輸入電壓Vin，所述遲滯電路還包括：第一開關電壓Vo、第二開關電壓Vob、第一電阻R1，第二電阻R2、輸入對管和開關管；所述第一輸入電壓Vref和第二輸入電壓Vin通過輸入對管接入第一電阻R1，第二電阻R2；所述開關管的兩端分別與所述第二電阻R2的兩端進行連接；所述第一開關電壓Vo、第二開關電壓Vob連接開關管的柵極。本發明專利技術實施例還提供一種遲滯電路的工作方法。

【技術實現步驟摘要】

本專利技術設及模擬集成電路領域，尤其設及。
技術介紹
本申請專利技術人在實現本申請實施例技術方案的過程中，至少發現相關技術中存在 如下技術問題： 在實際應用中，工藝角的問題，溫度的變化，電阻值的變化都會對比較器產生影 響，使得比較器工作在噪聲環境中，如果比較器足夠快且噪聲的幅度足夠大的話，輸出端也 會存在噪聲。因此我們需要一種帶遲滯的比較器，且遲滯范圍穩定可調，不受外界溫度等因 素的干擾。 目前比較常用的形成遲滯的電路設計包括：一種是在比較器外部采用正反饋的方 式形成遲滯，一種是比較器內部采用正反饋的方式來形成遲滯，還有一種是比較器通過改 變輸入端的基準電壓來形成遲滯。其中，但是第一種比較器對增益的要求很高，應用范圍有 限。第二中是比較器的遲滯寬度不能靈活調節。第=種比較器需要產生兩個基準，電路成 本大，且基準電壓一旦設置好不能隨意改變，遲滯不靈活。 因此，有必要提出一種改進的遲滯電路來克服上述問題。
技術實現思路
有鑒于此，本專利技術的主要目的在于提供，能夠產生高 精度的遲滯量，且遲滯量不受工藝溫度等因素的影響。 為達到上述目的，本專利技術實施例的技術方案是運樣實現的： 本專利技術實施例提供了一種遲滯電路，所述遲滯電路包括第一輸入電壓化ef，第二 輸入電壓Vi。，所述遲滯電路還包括：第一開關電壓Vo、第二開關電壓Vob、第一電阻Rl，第二 電阻R2、輸入對管和開關管； 所述第一輸入電壓VfW和第二輸入電壓V1。通過輸入對管接入第一電阻Rl，第二電 阻R2 ; 所述開關管的兩端分別與所述第二電阻R2的兩端進行連接； 所述第一開關電壓Vo、第二開關電壓Vob連接所述開關管的柵極。 上述方案中，所述輸入對管由第四PMOS晶體管mp4和第五PMOS晶體管mp5構成， 所述第一輸入電壓Vf。:通過第四PMOS晶體管mp4接入第一電阻Rl，所述第二輸入電壓V1。 通過第五PMOS晶體管mp5接入第二電阻R2。 上述方案中，所述第四PMOS晶體管mp4的漏極連接第一負載，所述第五PMOS晶體 管mp5的漏極連接至第二負載；其中，所述第一負載與所述第二負載構成電流鏡。 上述方案中，所述開關管由第六PMOS晶體管mp6和第SNMOS晶體管mn3構成。 上述方案中，所述第六PMOS晶體管mp6的源極和所述第SNMOS晶體管皿3的漏 極連接至所述第二電阻R2與所述第一電阻Rl連接的一端，所述第六PMOS晶體管mp6的漏 極和所述第SNMOS晶體管皿3的源極連接至所述第二電阻R2的另一端。 本專利技術實施例提供了一種遲滯電路的工作方法，所述工作方法應用于權利要求1 至5中任一項權利要求所述的遲滯電路，所述工作方法包括：所述第一輸入電壓Vw和第二 輸入電壓Vi。通過輸入對管接入第一電阻Rl，第二電阻R2 ;當所述第二輸入電壓Vm大于所述第一電壓VW，且所述開關管導通時，所述第二 輸入電壓Vin與所述第一電壓Vref的遲滯電壓VTl為VTl=Vin-VfW=Ib?Rl;當所述第二輸入電壓Vm小于所述第一電壓Vw,且所述開關管斷開時，所述第二 輸入電壓Vin與所述第一電壓Vref的遲滯電壓VT2為VT2=VIn-VfW=Ib?巧1鳴）； 其中，Ib為輸入遲滯電路的尾電流的二分之一。 上述方案中，所述工作方法還包括： 當所述第一開關電壓Vo為低電平，所述第二開關電壓Vob為高電平時，所述開關 管閉合； 當所述第一開關電壓Vo為高電平，所述第二開關電壓Vob為低電平時，所述開關 管斷開。 本專利技術實施例提供，所述遲滯電路包括第一輸入電壓 Vw,第二輸入電壓Vi。，所述遲滯電路還包括：第一開關電壓Vo、第二開關電壓Vob、第一電 阻R1，第二電阻R2、輸入對管和開關管；所述第一輸入電壓VfW和第二輸入電壓V1。通過輸 入對管接入第一電阻R1，第二電阻R2 ;所述開關管的兩端分別與所述第二電阻R2的兩端進 行連接；所述第一開關電壓Vo、第二開關電壓Vob連接所述開關管的柵極。由此，克服現有 技術中通過改變基準電壓的方法來產生遲滯，并提供一種遲滯量的精度很高，不受溫度、工 藝角的影響，可調節范圍自由可控的遲滯電路，同時省了面積。【附圖說明】 圖1為本專利技術實施例提供的一種遲滯電路的電路示意圖； 圖2為應用本專利技術實施例提供的一種遲滯電路的比較器的電路示意圖； 圖3為本專利技術實施例提供的一種遲滯電路的遲滯窗口示意圖； 圖4為本專利技術實施例提供的產生基準電流產生電路的電路示意圖。【具體實施方式】[002引在本專利技術實施例中，所述第一輸入電壓VfW和第二輸入電壓V1。通過輸入對管接入 第一電阻R1，第二電阻R2;所述開關管的兩端分別與所述第二電阻R2的兩端進行連接；所 述第一開關電壓Vo、第二開關電壓Vob連接開關管的柵極。 下面通過附圖及具體實施例對本專利技術再做進一步的詳細說明。 圖1為本專利技術實施例提供的一種遲滯電路的電路圖，如圖1中的虛線中的結構所 示，所述遲滯電路包括第一輸入電壓Vf。:，第二輸入電壓Vm,第一開關電壓Vo、第二開關電 壓Vob、第一電阻Rl，第二電阻R2、輸入對管和開關管；所述第一輸入電壓VfW和第二輸入電 壓Vi。通過輸入對管接入第一電阻R1，第二電阻R2 ;所述開關管的兩端分別與所述第二電阻 R2的兩端進行連接；所述第一開關電壓Vo、第二開關電壓Vob連接開關管的柵極。 其中，所述輸入對管由第四PMOS晶體管mp4和第五PMOS晶體管mp5構成，所述第 一輸入電壓Vf。:通過第四PMOS晶體管mp4接入第一電阻Rl，所述第二輸入電壓Vin通過第 五PMOS晶體管mp5接入第二電阻R2。所述第四PMOS晶體管mp4的漏極連接第一負載，所 述第五PMOS晶體管mp5的漏極連接至第二負載；其中，所述第一負載與所述第二負載構成 電流鏡。所述開關管由第六PMOS晶體管mp6和第SNMOS晶體管皿3構成。所述第六PMOS 晶體管mp6的源極和所述第SNMOS晶體管皿3的漏極連接至所述第二電阻R2與所述第一 電阻Rl連接的一端，所述第六PMOS晶體管mp6的漏極和所述第SNMOS晶體管皿3源極連 接至所述第二電阻R2的另一端。 本專利技術實施例還提供一種上述遲滯電路的工作方法，該工作方法W用于上述的遲 滯電路，該工作方法包括：所述第一輸入電壓Vw和第二輸入電壓V1。通過輸入對管接入第 一電阻Rl，第二電阻R2 ;當所述第二輸入電壓Vm大于所述第一電壓VWf，且所述開關管導通 時，所述第二輸入電壓Vl。與所述第一電壓^^。f的遲滯電壓VTl為V^=Vl。-Vuf=Ib?Rl;當 所述第二輸入電壓Vi。小于所述第一電壓VW，且所述開關管斷開時，所述第二輸入電壓Vm 與所述第一電壓Vref的遲滯電壓Vt2為VTZ=Vin-Vref=Ib*化鳴）；其中，Ib為輸入遲滯電 路的尾電流的二分之一。 所述工作方法還包括：當所述第一開關電壓Vo為低電平，所述第二開關電壓Vob 為高電平時，所述開關管閉合；當所述第一開關電壓Vo為高電平，所述第二開關電壓Vob為 低電平時，所述開關管斷開。 下面結合圖1對本專利技術實施例提供的遲滯電路及其工作方法進行進一步闡述。 [003引在圖1所示的遲滯電路中，第一輸入電壓AU為基準電壓，第二輸入電壓V1。為一 個可變的電壓，第本文檔來自技高網...

【技術保護點】
一種遲滯電路，所述遲滯電路包括第一輸入電壓Vref，第二輸入電壓Vin，其特征在于，所述遲滯電路還包括：第一開關電壓Vo、第二開關電壓Vob、第一電阻R1，第二電阻R2、輸入對管和開關管；所述第一輸入電壓Vref和第二輸入電壓Vin通過輸入對管接入第一電阻R1，第二電阻R2；所述開關管的兩端分別與所述第二電阻R2的兩端進行連接；所述第一開關電壓Vo、第二開關電壓Vob連接所述開關管的柵極。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：宋曉貞，
申請(專利權)人：深圳市中興微電子技術有限公司，
類型：發明
國別省市：廣東;44