一種FinFET制造方法技術

本發明專利技術提供了一種FinFET制造方法，包括：一種FinFET制造方法，包括：a.提供第一襯底(100)；b.在所述襯底上形成穿通阻擋層(120)；c.在所述襯底(100)上形成第二襯底(130)；d.對所述第一襯底(100)和第二襯底(130)進行刻蝕，形成鰭片(200)；e.在所述鰭片(200)兩側的襯底上形成淺溝槽隔離結構(300)；f.在所述鰭片(200)兩端的部分分別形成源區、漏區，在所述鰭片中部的溝道區上方形成柵極結構(500)。相比于現有技術，本發明專利技術在降低了溝道穿通效應影響的同時，有效地減小了工藝復雜度。

【技術實現步驟摘要】

本專利技術涉及一種半導體器件制造方法，具體地，涉及。技術背景隨著半導體器件的尺寸按比例縮小，出現了閾值電壓隨溝道長度減小而下降的問題，也即，在半導體器件中產生了短溝道效應。為了應對來自半導體涉及和制造方面的挑戰，導致了鰭片場效應晶體管，即FinFET的發展。溝道穿通效應(Channel punch-through effect)是場效應晶體管的源結與漏結的耗盡區相連通的一種現象。當溝道穿通，就使源/漏間的勢壘顯著降低，則從源往溝道即注入大量載流子，并漂移通過源-漏間的空間電荷區、形成一股很大的電流；此電流的大小將受到空間電荷的限制，是所謂空間電荷限制電流。這種空間電荷限制電流是與柵壓控制的溝道電流相并聯的，因此溝道穿通將使得通過器件的總電流大大增加；并且在溝道穿通情況下，即使柵電壓低于閾值電壓，源-漏間也會有電流通過。這種效應是在小尺寸場效應晶體管中有可能發生的一種效應，且隨著溝道寬度的進一步減小，其對器件特性的影響也越來越顯著。在FinFET中，通常采用對溝道下方的鰭片部分進行重摻雜來抑制溝道穿通效應。目前通用的摻雜方法是離子注入形成所需重摻雜區，然而，離子注入的深度難以精確控制，同時會對溝道表面造成損傷，為了消除損傷，通常會在溝道表面形成一層薄氧化層，增加了工藝復雜度。同時，雜質的分布難以控制，很難準確的在溝道底部形成超陡倒阱。因此，亟需對現有工藝進行改進，解決這一問題。
技術實現思路
本專利技術提供了，準確的在溝道底部形成超陡倒阱的穿通阻擋層，同時有效地減小了工藝復雜度。具體的，該方法包括:a.提供第一襯底；b.在所述襯底上形成穿通阻擋層；c.在所述襯底上形成第二襯底；d.對所述第一襯底和第二襯底進行刻蝕，形成鰭片；e.在所述鰭片兩側的襯底上形成淺溝槽隔離結構；f.在所述鰭片兩端的部分分別形成源區、漏區，在所述鰭片中部的溝道區上方形成柵極結構。其中，所述穿通阻擋層采用離子注入的方法形成；對于N型器件，形成所述穿通阻擋層的粒子為三價元素；對于P型器件，形成所述穿通阻擋層的粒子為五價元素。其中，所述穿通阻擋層的摻雜濃度為lel7cm 3?lel9cm 3 ;所述穿通阻擋層的峰值位于所述襯底表面10?30nm之內。其中，所述溝道區的高度等于鰭片未被淺溝槽隔離覆蓋部分的高度；所述第二襯底的高度大于等于所述溝道區的高度；所述第二襯底與所述溝道區的高度差不超過6nm。其中，所述摻雜區域的最高摻雜濃度為lel8cm3?lel9cm3。本專利技術提供了一種FinFET器件的制作方法，特別是FinFET中穿通阻擋層的形成方法，即在分兩次淀積形成襯底，在第二次淀積之前離子注入形成穿通阻擋，并且使第二次淀積的高度大于等于溝道的有效高度，之后在第二次淀積的襯底表面進行刻蝕形成鰭片。采用這種方法，可以準確的控制穿通阻擋層的位置與濃度分布，使其精確地在溝道下方傳統電流產生的區域形成重摻雜區，在抑制漏電流的同時不在溝道中引入雜質和缺陷，有效地提高了器件性能，且降低了工藝復雜度。【附圖說明】圖1和圖7示意性地示出形成根據本專利技術的制造半導體鰭片的方法各階段半導體結構的三維等角圖。圖2、圖3、圖4、圖5和圖6示意性地示出形成根據本專利技術的制造半導體鰭片的方法各階段半導體結構的剖面圖。【具體實施方式】為使本專利技術的目的、技術方案和優點更加清楚，下面將結合附圖對本專利技術的實施例作詳細描述。下面詳細描述本專利技術的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本專利技術，而不能解釋為對本專利技術的限制。本專利技術提供了，具體的，該方法包括以下步驟:a.提供第一襯底100 ；b.在所述襯底上形成穿通阻擋層120 ；c.在所述襯底100上形成第二襯底130 ；d.對所述第一襯底100和第二襯底130進行刻蝕，形成鰭片200 ；e.在所述鰭片200兩側的襯底上形成淺溝槽隔離結構300 ；f.在所述鰭片200兩端的部分分別形成源區、漏區，在所述鰭片中部的溝道區上方形成柵極結構500。在FinFET中，通常采用對溝道下方的鰭片部分進行重摻雜來抑制溝道穿通效應。目前通用的摻雜方法是離子注入形成所需重摻雜區，然而，離子注入的深度難以精確控制，同時會對溝道表面造成損傷，為了消除損傷，通常會在溝道表面形成一層薄氧化層，增加了工藝復雜度。同時，雜質的分布難以控制，很難準確的在溝道底部形成超陡倒阱。本專利技術提供了一在FinFET中穿通阻擋層的形成方法，即在分兩次淀積形成襯底，在第二次淀積之前離子注入形成穿通阻擋，并且使第二次淀積的高度大于等于溝道的有效高度，之后在第二次淀積的襯底表面進行刻蝕形成鰭片。采用這種方法，可以準確的控制穿通阻擋層的位置與濃度分布，使其精確地在溝道下方傳統電流產生的區域形成重摻雜區，在抑制漏電流的同時不在溝道中引入雜質和缺陷，有效地提高了器件性能，且降低了工藝復雜度。以下將參照附圖更詳細地描述本實專利技術。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。應當理解，在描述器件的結構時，當將一層、一個區域稱為位于另一層、另一個區域“上面”或“上方”時，可以指直接位于另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。并且，如果將器件翻轉，該一層、一個區域將位于另一層、另一個區域“下面”或“下方”。如果為了描述直接位于另一層、另一個區域上面的情形，本文將采用“直接在……上面”或“在……上面并與之鄰接”的表述方式。在下文中描述了本專利技術的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本專利技術。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本專利技術。例如，襯底和鰭片的半導體材料可以選自IV族半導體，如Si或Ge，或II1-V族半導體，如GaAs、InP、GaN、SiC，或上述半導體材料的疊層。參見圖1，使出了本專利技術中的第一襯底100。所述第一襯底材料為半導體材料，可以是5圭，錯，神化嫁等，優選的，在本實施例中，所用襯底為5圭襯底。接下來，參見圖2，在所述第一襯底100表面形成掩膜保護層110。所述保護層110的作用在于在接下來的離子注入過程中保護第一襯底表面，減少由于高能粒子轟擊而在第一襯底中形成缺陷。優選的，所述保護層110的材料為二氧化硅，可以通過熱氧化的方式形成。在本實施例中，采用干氧氧化形成所述保護層110，其厚度為2?10nm。接下來，進行離子注入，在所述第一襯底上形成穿通阻擋層120。其中，對于N型器件，形成所述穿通阻擋層120的粒子為三價元素，如硼；對于P型器件，形成所述穿通阻擋層120的粒子為五價元素，如磷。通過控制離子注入的能量和劑量，可以很容易的在需要的位置形成我們所希望得到的超陡倒阱。在本實施例中，所述穿通阻擋層120的摻雜濃度為lel7cm-3?lel9cm-3 ；所述穿通阻擋層120的峰值位于所述第一襯底100表面10?30nm之內。注入完成之后，去除所述保護層110，并進行快熱退火，以消除因注入產生的缺陷。完成之后的器件如圖3所示。采用這種方法，可以準確的控制穿通阻擋層的位置與濃度分布，使其精確地在本文檔來自技高網...

【技術保護點】
一種FinFET制造方法，包括：?a.提供第一襯底(100)；?b.在所述襯底上形成穿通阻擋層(120)；?c.在所述襯底(100)上形成第二襯底(130)；?d.對所述第一襯底(100)和第二襯底(130)進行刻蝕，形成鰭片(200)；?e.在所述鰭片(200)兩側的襯底上形成淺溝槽隔離結構(300)；?f.在所述鰭片(200)兩端的部分分別形成源區、漏區，在所述鰭片中部的溝道區上方形成柵極結構(500)。

【技術特征摘要】

【專利技術屬性】
技術研發人員：劉云飛，李睿，尹海洲，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：北京;11