半導體芯片的測試結(jié)構(gòu)及系統(tǒng)技術(shù)方案

本實用新型專利技術(shù)實施例提供了一種半導體芯片的測試結(jié)構(gòu)及系統(tǒng)，該半導體芯片的測試結(jié)構(gòu)及系統(tǒng)包括：基片，設(shè)置在基片上的管芯，管芯之間設(shè)置的劃片道，被測試的電路結(jié)構(gòu)或元器件，與被測試的電路結(jié)構(gòu)或元器件電連接的壓焊塊；其中，壓焊塊為多組，多組壓焊塊按照預設(shè)規(guī)則設(shè)置在劃片道上；被測試的電路結(jié)構(gòu)或元器件包括：第一被測試的電路結(jié)構(gòu)或元器件和第二被測試的電路結(jié)構(gòu)或元器件，第一被測試的電路結(jié)構(gòu)或元器件的尺寸小于劃片道的尺寸，第二被測試的電路結(jié)構(gòu)或元器件的尺寸大于劃片道的尺寸。能夠完成對所有被測試的電路結(jié)構(gòu)或元器件的自動測試，提高了測試效率。

【技術(shù)實現(xiàn)步驟摘要】

本技術(shù)實施例涉及半導體芯片制造
，尤其涉及一種半導體芯片的測試結(jié)構(gòu)及系統(tǒng)。
技術(shù)介紹
在半導體芯片的制造過程中，在基片上有規(guī)則地設(shè)置多個管芯，在每個管芯中制造具有單獨功能的可封裝的集成電路。為了對管芯中的集成電路的每個電路結(jié)構(gòu)或元器件進行測試，提高測試效率，通常采用自動測試方法。圖1為現(xiàn)有技術(shù)中小尺寸的被測試的電路結(jié)構(gòu)或元器件測試結(jié)構(gòu)的結(jié)構(gòu)示意圖，如圖1所示，現(xiàn)有的測試結(jié)構(gòu)中，將管芯2的集成電路中的每個小尺寸的被測試的電路結(jié)構(gòu)或元器件41設(shè)置在管芯2之間的劃片道3上，并在劃片道3上設(shè)置多組壓焊塊5，每組壓焊塊5與一個或多個被測試的電路結(jié)構(gòu)或元器件4電連接，將劃片道3中的多組壓焊塊通過探針卡與自動測試機電連接，完成各個被測試的電路結(jié)構(gòu)或元器件的自動測試。如圖1中，一組壓焊塊與三個被測試的電路結(jié)構(gòu)或元器件電連接。對于超大尺寸的被測試的電路結(jié)構(gòu)或元器件，由于其尺寸遠大于劃片道3尺寸，無法將其放置在劃片道3中，圖2為現(xiàn)有技術(shù)中超大尺寸的被測試的電路結(jié)構(gòu)或元器件的測試結(jié)構(gòu)的結(jié)構(gòu)示意圖，如圖2所示，現(xiàn)有的測試結(jié)構(gòu)中，將超大尺寸的被測試電路結(jié)構(gòu)或元器件42設(shè)置在管芯2中，并在管芯2中設(shè)置壓焊塊5，完成對超大尺寸的被測試電路結(jié)構(gòu)或元器件42的測試。如圖1和圖2所示，現(xiàn)有技術(shù)中對被測試的電路結(jié)構(gòu)或元器件進行測試的測試結(jié)構(gòu)中，由于超大尺寸的被測試的電路結(jié)構(gòu)或元器件的壓焊塊設(shè)置在管芯中，不能滿足與小尺寸的被測試電路結(jié)構(gòu)或元器件的壓焊塊的設(shè)置的規(guī)律性，所以必須在對小尺寸的被測試的電路結(jié)構(gòu)或元器件進行測試后，再進行超大尺寸的被測試的電路結(jié)構(gòu)或元器件的測試，不能進行自動化測試，降低了測試效率。
技術(shù)實現(xiàn)思路
本技術(shù)實施例提供一種半導體芯片的測試結(jié)構(gòu)及系統(tǒng)，能夠完成對所有被測試的電路結(jié)構(gòu)或元器件的自動測試，提高了測試效率。本技術(shù)實施例提供一種半導體芯片的測試結(jié)構(gòu)，包括：基片，設(shè)置在所述基片上的管芯，所述管芯之間設(shè)置的劃片道，被測試的電路結(jié)構(gòu)或元器件，與所述被測試的電路結(jié)構(gòu)或元器件電連接的壓焊塊；其中，所述壓焊塊為多組，多組壓焊塊按照預設(shè)規(guī)則設(shè)置在所述劃片道上；所述被測試的電路結(jié)構(gòu)或元器件包括：第一被測試的電路結(jié)構(gòu)或元器件和第二被測試的電路結(jié)構(gòu)或元器件，所述第一被測試的電路結(jié)構(gòu)或元器件的尺寸小于所述劃片道的尺寸，所述第二被測試的電路結(jié)構(gòu)或元器件的尺寸大于所述劃片道的尺寸。進一步地，如上所述的半導體芯片的測試結(jié)構(gòu)，在所述第二被測試的電路結(jié)構(gòu)或元器件的電極引出端均位于所述第二被測試的電路結(jié)構(gòu)或元器件的外部時，所述第二被測試的電路結(jié)構(gòu)或元器件設(shè)置于所述管芯內(nèi)。進一步地，如上所述的半導體芯片的測試結(jié)構(gòu)，在所述第二被測試的電路結(jié)構(gòu)或元器件的至少一個電極引出端位于所述第二被測試的電路結(jié)構(gòu)或元器件的內(nèi)部時，所述半導體芯片的測試結(jié)構(gòu)還包括：管芯空置區(qū)；所述管芯空置區(qū)和所述管芯空置區(qū)四周的劃片道構(gòu)成第二被測試的電路結(jié)構(gòu)或元器件設(shè)置區(qū)；所述第二被測試的電路結(jié)構(gòu)或元器件位于所述第二被測試的電路結(jié)構(gòu)或元器件設(shè)置區(qū)內(nèi)，在所述第二被測試的電路結(jié)構(gòu)或元器件內(nèi)具有內(nèi)部壓焊塊，所述內(nèi)部壓焊塊為所述多組壓焊塊中的一個或多個。進一步地，如上所述的半導體芯片的測試結(jié)構(gòu)，所述第二被測試的電路結(jié)構(gòu)或元器件的內(nèi)部電極引出端的數(shù)量與在所述內(nèi)部壓焊塊的數(shù)量相等。進一步地，如上所述的半導體芯片的測試結(jié)構(gòu)，每組壓焊塊中的壓焊塊等間距地排布。進一步地，如上所述的半導體芯片的測試結(jié)構(gòu)，所述每組壓焊塊中的壓焊塊的數(shù)量為六個或八個。本技術(shù)實施例提供一種半導體芯片的測試系統(tǒng)，包括：自動測試機，探針卡及如上任一項所述的半導體芯片的測試結(jié)構(gòu)；所述探針卡與所述半導體芯片的測試結(jié)構(gòu)的壓焊塊接觸，所述自動測試機通過所述探針卡和所述壓焊塊與所述半導體芯片的測試結(jié)構(gòu)電連接。本技術(shù)實施例提供一種半導體芯片的測試結(jié)構(gòu)及系統(tǒng)，半導體芯片的測試結(jié)構(gòu)及系統(tǒng)包括：基片，設(shè)置在基片上的管芯，管芯之間設(shè)置的劃片道，被測試的電路結(jié)構(gòu)或元器件，與被測試的電路結(jié)構(gòu)或元器件電連接的壓焊塊；其中，壓焊塊為多組，多組壓焊塊按照預設(shè)規(guī)則設(shè)置在劃片道上；被測試的電路結(jié)構(gòu)或元器件包括：第一被測試的電路結(jié)構(gòu)或元器件和第二被測試的電路結(jié)構(gòu)或元器件，第一被測試的電路結(jié)構(gòu)或元器件的尺寸小于劃片道的尺寸，第二被測試的電路結(jié)構(gòu)或元器件的尺寸大于劃片道的尺寸。能夠完成對所有被測試的電路結(jié)構(gòu)或元器件的自動測試，提高了測試效率。附圖說明為了更清楚地說明本技術(shù)實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本技術(shù)的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)中小尺寸的被測試的電路結(jié)構(gòu)或元器件測試結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中超大尺寸的被測試的電路結(jié)構(gòu)或元器件的測試結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖3為本技術(shù)半導體芯片的測試結(jié)構(gòu)實施例一的結(jié)構(gòu)示意圖；圖4為本技術(shù)半導體芯片的測試結(jié)構(gòu)實施例二的結(jié)構(gòu)示意圖。附圖標記：1-基片2-管芯3-劃片道41-第一被測試的電42-第二被測試的電5-壓焊塊路結(jié)構(gòu)或元器件路結(jié)構(gòu)或元器件6-管芯空置區(qū)具體實施方式為使本技術(shù)實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本實用新型實施例中的附圖，對本技術(shù)實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本技術(shù)一部分實施例，而不是全部的實施例。基于本技術(shù)中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本技術(shù)保護的范圍。圖3為本技術(shù)半導體芯片的測試結(jié)構(gòu)實施例一的結(jié)構(gòu)示意圖，如圖3示，本實施例提供的半導體芯片的測試結(jié)構(gòu)包括：基片1，設(shè)置在基片1上的管芯2，管芯之間設(shè)置的劃片道3，被測試的電路結(jié)構(gòu)或元器件，與被測試的電路結(jié)構(gòu)或元器件電連接的壓焊塊5。其中，壓焊塊5為多組，多組壓焊塊按照預設(shè)規(guī)則設(shè)置在劃片道3上。被測試的電路結(jié)構(gòu)或元器件包括：第一被測試的電路結(jié)構(gòu)或元器件41和第二被測試的電路結(jié)構(gòu)或元器件42，第一被測試的電路結(jié)構(gòu)或元器件41的尺寸小于劃片道3的尺寸，第二被測試的電路結(jié)構(gòu)或元器件42的尺寸大于劃片道3的尺寸。具體地，本實施例中，基片1可以為硅片。在基片1上設(shè)置多個管芯2，管芯2中可設(shè)置具有獨立功能的可封裝的集成電路，在管芯2之間設(shè)置劃片道3，本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種半導體芯片的測試結(jié)構(gòu)，其特征在于，包括：基片，設(shè)置在所述基片上的管芯，所述管芯之間設(shè)置的劃片道，被測試的電路結(jié)構(gòu)或元器件，與所述被測試的電路結(jié)構(gòu)或元器件電連接的壓焊塊；其中，所述壓焊塊為多組，多組壓焊塊按照預設(shè)規(guī)則設(shè)置在所述劃片道上；所述被測試的電路結(jié)構(gòu)或元器件包括：第一被測試的電路結(jié)構(gòu)或元器件和第二被測試的電路結(jié)構(gòu)或元器件，所述第一被測試的電路結(jié)構(gòu)或元器件的尺寸小于所述劃片道的尺寸，所述第二被測試的電路結(jié)構(gòu)或元器件的尺寸大于所述劃片道的尺寸。

【技術(shù)特征摘要】
1.一種半導體芯片的測試結(jié)構(gòu)，其特征在于，包括：基片，設(shè)置在所述基片上的管芯，所
述管芯之間設(shè)置的劃片道，被測試的電路結(jié)構(gòu)或元器件，與所述被測試的電路結(jié)構(gòu)或元器
件電連接的壓焊塊；
其中，所述壓焊塊為多組，多組壓焊塊按照預設(shè)規(guī)則設(shè)置在所述劃片道上；
所述被測試的電路結(jié)構(gòu)或元器件包括：第一被測試的電路結(jié)構(gòu)或元器件和第二被測試
的電路結(jié)構(gòu)或元器件，所述第一被測試的電路結(jié)構(gòu)或元器件的尺寸小于所述劃片道的尺
寸，所述第二被測試的電路結(jié)構(gòu)或元器件的尺寸大于所述劃片道的尺寸。
2.根據(jù)權(quán)利要求1所述的半導體芯片的測試結(jié)構(gòu)，其特征在于，在所述第二被測試的電
路結(jié)構(gòu)或元器件的電極引出端均位于所述第二被測試的電路結(jié)構(gòu)或元器件的外部時，所述
第二被測試的電路結(jié)構(gòu)或元器件設(shè)置于所述管芯內(nèi)。
3.根據(jù)權(quán)利要求1所述的半導體芯片的測試結(jié)構(gòu)，其特征在于，在所述第二被測試的電
路結(jié)構(gòu)或元器件的至少一個電極引出端位于所述第二被測試的電路結(jié)構(gòu)或元器件的內(nèi)部
時，所述半導體芯片的測試結(jié)構(gòu)還包括：管芯空置區(qū)；
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：馬萬里，葛天航，李潔，
申請(專利權(quán))人：北大方正集團有限公司，深圳方正微電子有限公司，
類型：新型
國別省市：北京;11