多級時延電路制造技術

本發明專利技術提出一種多級時延電路，其特征在于：至少包括由PMOS管Q1和NMOS管Q2組成的第一級電路，由PMOS管Q3和NMOS管Q4組成的第二級電路，所述PMOS管Q1和NMOS管Q2、PMOS管Q3和NMOS管Q4分別串聯接于電源端與地端之間，各級電路的輸出端設有濾波電容。本發明專利技術電路體積小巧、耐壓性能優秀，每增加一級電路性能得到較為明顯的提升，而且MOS管元件的電氣性能穩定，壽命長，十分適合在中大規模芯片集成電路中使用。

【技術實現步驟摘要】
201610029621

【技術保護點】
一種多級時延電路，其特征在于：至少包括由PMOS管Q1和NMOS管Q2組成的第一級電路，由PMOS管Q3和NMOS管Q4組成的第二級電路，所述PMOS管Q1和NMOS管Q2、PMOS管Q3和NMOS管Q4分別串聯接于電源端與地端之間，各級電路的輸出端設有濾波電容。

【技術特征摘要】
1.一種多級時延電路，其特征在于：至少包括由PMOS管Q1和NMOS管Q2組成的第一級電路，由PMOS管Q3和NMOS管Q4組成的第二級電路，所述PMOS管Q1和NMOS管Q2、PMOS管Q3和NMOS管Q4分別串聯接于電源端與地端之間，各級電路的輸出端設有濾波電容。
2.根據權利要求1所述的多級時延電路，其特征在于：所述電源端連接有直流的電壓源或電流源。
3.根據權利要求2所述的多級時延電路，其特征在于：所述PMOS管Q1的源極連接所述電源端，其漏極連接所述NMOS管Q2的源極，所述NMOS管Q2的漏極連接地端，二者的柵極共連接至該級電路的輸入端，PMOS管Q1的漏極連接該級電路...

【專利技術屬性】
技術研發人員：方鏡清，
申請(專利權)人：中山芯達電子科技有限公司，
類型：發明
國別省市：廣東;44