CMOS器件的制作方法技術

本發明專利技術提供一種CMOS器件的制作方法，包括：在基底的場氧化層上形成第一多晶硅層；在第一多晶硅層的側壁上形成側墻，側墻背離柵極的一邊呈弧形，且側墻的底部大于側墻的頂部；在基底、第一多晶硅層和側墻上形成介電材料層；在介電材料層上形成第二多晶硅材料層；對介電材料層和第二多晶硅材料層進行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。根據本發明專利技術的CMOS器件的制作方法，能夠避免形成介電層和第二多晶硅層時的殘留，進而避免影響CMOS器件的性能。

【技術實現步驟摘要】

本專利技術涉及半導體技術，尤其涉及一種CMOS器件的制作方法。
技術介紹
設有PIP(Polysilicon-Insulator-Polysilicon，多晶硅-介電層-多晶硅)電容的混合模式的器件，在CMOS(Complementary Metal-Oxide-Semiconductor，互補式金屬-氧化物-半導體器件)等半導體器件中已經被廣泛應用。PIP電容的結構具體包括兩層多晶硅以及設置在兩層多晶硅中的介電層，該PIP電容通常用于防止半導體器件的電路發射噪聲和頻率調制，提高半導體器件的良品率。現有技術中，如圖1A所示，在CMOS器件中制作PIP電容的方法一般是：在基底100上形成第一多晶硅層101之后，形成介電層102，然后形成第二多晶硅層103，接著在第一多晶硅層101的側壁上形成側墻(圖中未示出)，然后采用光刻工藝形成光刻膠104，并以光刻膠104為掩膜對第二多晶硅層103和介電層102進行刻蝕。但是由于第二多晶硅層103部分依附于第一多晶硅層101，第二多晶硅層103位于第一多晶硅層101側壁的厚度會大于其它區域的第二多晶硅層103的厚度，而第一多晶硅層101側壁上的第二多晶硅層103以及某些預設區域中的第二多晶硅層103需要被刻蝕掉，這樣，在后續的刻蝕過程中，第一多晶硅層101的側壁會殘留有第二多晶硅層103和介電層102，如圖1B所示，這樣會影響半導體器件的性能，例如引起CMOS器件的閾值電壓漂移。
技術實現思路
本專利技術提供一種CMOS器件的制作方法，以解決現有技術中形成介電層和第二多晶硅層時再第一多晶硅層的側壁有殘留的問題。本專利技術第一個方面提供一種，包括：在基底的場氧化層上形成第一多晶硅層；在第一多晶硅層的側壁上形成側墻，所述側墻背離所述柵極的一邊呈弧形，且側墻的底部大于側墻的頂部；在基底、第一多晶硅層和側墻上形成介電材料層；在介電材料層上形成第二多晶硅材料層；對介電材料層和第二多晶硅材料層進行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。根據如上所述的CMOS器件的制作方法，可選地，在基底上形成第一多晶硅層包括：在基底上形成第一多晶硅材料層；對第一多晶硅材料層進行刻蝕，同時形成第一多晶硅層和柵極，所述柵極位于所述基底的阱區上。根據如上所述的CMOS器件的制作方法，可選地，在第一多晶硅層的側壁上形成側墻包括：在第一多晶硅層和柵極上形成氧化層；對所述氧化層進行刻蝕，在第一多晶硅層和柵極的側壁上分別形成側墻。根據如上所述的CMOS器件的制作方法，可選地，氧化層的厚度為1500埃-4000埃。根據如上所述的CMOS器件的制作方法，可選地，在基底、第一多晶硅層和側墻上形成介電材料層包括：在基底、第一多晶硅層、側墻和柵極上形成介電材料層。根據如上所述的CMOS器件的制作方法，可選地，介電材料層包括以下材料中的任意一種：二氧化硅、氮化硅、二氧化硅和氮化硅的組合物。根據如上所述的CMOS器件的制作方法，可選地，第二多晶硅材料層的厚度范圍是2000-5000埃。根據如上所述的CMOS器件的制作方法，可選地，在基底上形成第一多晶硅層之后，且在第一多晶硅層的側壁上形成側墻之前，還包括：對基底進行第一離子注入，在柵極兩側的基底中形成摻雜區。根據如上所述的CMOS器件的制作方法，可選地，在形成第二多晶硅層之后，還包括：對基底進行第二離子注入，在側墻兩側的基底中形成源極和漏極。由上述技術方案可知，本專利技術提供的CMOS器件的制作方法，由于側墻的存在，改變了第一多晶硅層側壁的形貌，使得介電材料層和第二多晶硅材料層在第一多晶硅層和柵極的側壁上所形成的厚度與其它區域的厚度一致，進而在刻蝕時不會產生殘留，不會影響CMOS器件的性能。而且，僅通過調整形成側墻和介電層、第二多晶硅層的順序就能夠避免介電層和第二多晶硅層的殘留，沒有增加任何工藝步驟，進而沒有增加任何的生產成本。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖1A為現有技術中形成PIP電容的結構示意圖；圖1B為現有技術中在第一多晶硅層側壁上殘留有介電層和第二多晶硅層的示意圖；圖2為根據本專利技術一實施例的CMOS器件的制作方法的流程示意圖；圖3A-3I為根據本專利技術另一實施例的CMOS器件的制作方法的各個步驟的結構示意圖。具體實施方式實施例一本實施例提供過一種CMOS器件的制作方法，用于制作CMOS器件。如圖2所示，為根據本實施例的制作CMOS器件的制作方法的流程示意圖。該CMOS器件的制作方法包括：步驟201，在基底的場氧化層上形成第一多晶硅層。基底可以包括任何半導體器件的襯底，例如藍寶石、硅襯底等。在基底中預先可以形成多個結構，以NMOS為例，基底中可以預先形成有P阱、場氧化層，基底還可以包括柵氧化層，各個結構的具體位置關系均屬于現有技術，在此不再贅述。形成第一多晶硅層的方式可以是先采用化學氣相沉積方式在基底上形成第一多晶硅材料層，然后通過光刻工藝在場氧化層上形成第一多晶硅層。步驟202，在第一多晶硅層的側壁上形成側墻，側墻背離柵極的一邊呈弧形，且側墻的底部大于側墻的頂部。具體地，可以在步驟201所形成的器件上采用化學氣相沉積形成氧化層，厚度范圍可以是1500埃-4000埃，然后通過干法刻蝕的方式，在第一多晶硅的側壁上形成側墻。側墻的頂部與第一多晶硅層的頂部齊平，側墻的底部位于基底上，側墻與第一多晶硅的側壁貼合。步驟203，在基底、第一多晶硅層和側墻上形成介電材料層。即在步驟202形成的半導體器件上形成介電材料層，具體可以采用化學氣相沉積方式形成該介電材料層，也可以通過熱氧化方式形成該介電材料層。該介電材料層的材料可以是二氧化硅，也可以是氮化硅，還可以是二氧化硅和氮化硅的組合物，具體可以根據實際需要設定，在此不再贅述。步驟204，在介電材料層上形成第二多晶硅材料層。具體可以采用化學氣相沉積的方式形成第二多晶硅材料層，該第二多晶硅材料層的厚度可以為2000-5000埃步驟205，對介電材料層和第二多晶硅材料層進行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。根據本實施例的CMOS器件的制作方法，由于側墻的存在，改變了第一多晶硅層側壁的形貌，使得介電材料層和第二多晶硅材料層在第一多晶硅層和柵極的側壁上所形成的厚度與其它區域的厚度一致，進而在刻蝕時不會產生殘留，不會影響CMOS器件的性能。而且，僅通過調整形成側墻和介電層、第二多晶硅層的順序就能夠避免介電層和第二多晶硅層的殘留，沒有增加任何工藝步驟，進而沒有增加任何的生產成本。實施例二本實施例對上述實施例的CMOS器件的制作方法做進一步補充說明。如圖3A至3I所示，為根據本實施例的CMOS器件的制作方法的各個步驟的結構示意圖。本實施例以NMOS器件為例進行說明，本領域技術人員可以根據本實施例的NMOS器件的說明實現相應的PMOS器件，具體不再贅述。如圖3A所示，在襯底301上形成阱區302和場氧化層303，場氧化層303...

【技術保護點】
一種CMOS器件的制作方法，其特征在于，包括：在基底的場氧化層上形成第一多晶硅層；在第一多晶硅層的側壁上形成側墻，所述側墻背離所述柵極的一邊呈弧形，且側墻的底部大于側墻的頂部；在基底、第一多晶硅層和側墻上形成介電材料層；在介電材料層上形成第二多晶硅材料層；對介電材料層和第二多晶硅材料層進行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。

【技術特征摘要】
1.一種CMOS器件的制作方法，其特征在于，包括：在基底的場氧化層上形成第一多晶硅層；在第一多晶硅層的側壁上形成側墻，所述側墻背離所述柵極的一邊呈弧形，且側墻的底部大于側墻的頂部；在基底、第一多晶硅層和側墻上形成介電材料層；在介電材料層上形成第二多晶硅材料層；對介電材料層和第二多晶硅材料層進行刻蝕，形成介電層和第二多晶硅層，介電層位于第一多晶硅層上，第二多晶硅層位于介電層上。2.根據權利要求1所述的CMOS器件的制作方法，其特征在于，在基底上形成第一多晶硅層包括：在基底上形成第一多晶硅材料層；對第一多晶硅材料層進行刻蝕，同時形成第一多晶硅層和柵極，所述柵極位于所述基底的阱區上。3.根據權利要求2所述的CMOS器件的制作方法，其特征在于，在第一多晶硅層的側壁上形成側墻包括：在第一多晶硅層和柵極上形成氧化層；對所述氧化層進行刻蝕，在第一多晶硅層和柵極的側壁上分別形成側墻。4.根據權利要求3所述的CMOS器件的制...

【專利技術屬性】
技術研發人員：馬萬里，聞正鋒，趙文魁，
申請(專利權)人：北大方正集團有限公司，深圳方正微電子有限公司，
類型：發明
國別省市：北京;11