用于在可重構平臺中解碼數據流的方法和設備技術

本發明專利技術的實施方案提供了一種解碼設備(10)，其實施在集成電路上，其用于解碼以給定的數據表示格式所接收的市場數據輸入流。該解碼設備包括建立在有限狀態機(41)周圍的引擎(4)，引擎(4)從至少一個描述文件(5)生成并且被配置為在有限狀態機的當前狀態下執行下列步驟：i)將市場數據輸入流分割為多個令牌并且讀取令牌集，ii)在內部寄存器中累積所讀取的令牌集，iii)跟據涉及在內部寄存器中累積的令牌的條件，從在內部寄存器中累積的令牌生成輸出指令，以及iv)基于觸發條件選擇有限狀態機的下一個狀態。

Method and apparatus for decoding a data stream in a reconfigurable platform

The embodiment of the invention provides a decoding device (10), which is applied on an integrated circuit for decoding a market data input stream received by a given data representation format. The decoding apparatus includes based on finite state machine (41) around the engine (4), engine (4) from at least one description file (5) generated and configured to perform the following steps in the current state of the finite state machine: I) market data input stream is divided into a plurality of token and token read set, II) accumulated in the internal registers of the read token set, III) according to the involved accumulated in the internal register token condition generated from the output token instruction accumulated in the internal register, and IV) the trigger condition selection of finite state machine based on the next state.

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術大致上涉及一種用于處理市場數據的數據處理系統，更具體而言，本專利技術涉及一種用于在可重構平臺中解碼數據流的方法和設備。
技術介紹
隨著在金融業中的對于更快地處理大量數據的需求的增長，基于依賴通用CPU的集群的數據處理系統顯示出了很多限制。實際上，即使集群方法涉及廉價的硬件并且提供簡化的研發工具，其也具有很多隨著對于高性能計算的需求增加而更加顯著的限制：高電力消耗、昂貴的維護成本、數據中心所需的大量空間。此外，集群所獲得的整體性能并不隨集群數量成比例地增加。不同于集群方法，使用有限數量的配備有FPGA的機器的、基于FPGA的數據處理系統能夠以大吞吐量來并行執行復雜的任務。因此，該硬件方案對于金融和投資業領域中的應用的研發尤其適用，在這些領域中，快速計算是保持競爭力的關鍵。FPGA(acronymforField-programmablegatearray，現場可編程門陣列的縮寫)指的是可以在制造之后進行配置的集成電路。該配置一般指定為使用“硬件描述語言”(Hardwaredescriptionlanguage，HDL)。FPGA包含大量的可編程邏輯部件(“邏輯塊”)，以及使得這些塊能夠“連線在一起”的可重構的互聯的體系。邏輯塊可以被配置為執行復雜組合邏輯，或僅執行簡單的基本邏輯運算(布爾AND、OR、NAND、XOR等)。因為FPGA可以執行并行計算，所以僅僅在幾個時鐘周期內，對于多個獨立的輸入，可以同時執行相同的算法。因此，FPGA尤其適于非常塊地執行復雜計算。基于這些原因，越來越多的市場數據處理系統使用FPGA來設計。現有的市場數據處理系統從外部源(例如交易所)接收數據，向其訂閱者(例如，在工作站的交易商)發布感興趣的金融數據，并且將交易數據發送到各個交易所或其他場所。這些市場數據處理系統一般包括至少一個解碼器，其與用于處理以給定格式(FAST、FIX、二進制)的實時數據流的供給源進行交互，并且對其進行解碼，將數據流從特定源的格式轉換為內部格式(數據標準化過程)。根據每個數據供給中的消息結構，解碼器以特定的操作處理每個域值(fieldvalue)，將缺失數據填充以其在緩存中記錄的值和狀態，并且將其映射到系統所使用的格式。當前，輸入數據流的解碼由軟件或硬件執行，其執行方式是純粹順序的，而不進行任何并行化。現有的以軟件執行解碼的解碼器經常受制于帶寬限制，這是因為解碼器的處理器不能足夠快地解碼數據包。這是由于，軟件解碼器需要解碼每個消息以確定其是否涉及有關應用的證券(instrument)。此外，當以硬件進行剩下的處理時，需要兩種從硬件到軟件以及從軟件到硬件的轉移。相比于典型的處理時間，這些轉移非常耗時，而且增加了大量的延遲。在最近過去的幾年，市場數據速率大大增長，峰值接近一百萬個消息每秒。隨著市場數據速率持續增長，高速、極低延遲且可靠的市場數據處理系統對于金融機構的成功變得愈發重要。具體而言，當前存在著對于提供下述高性能解碼器的需求：其使用不依賴于所處理的市場的標準化指令，能夠處理上至10Gb/s的供給至訂單管理核心的市場數據，同時仍具有最低的可能延遲。此外，市場數據格式，尤其是FAST中的市場數據格式，演化得十分頻繁。這對于傳統的軟件解碼器并不產生任何重大的問題，通常可以容易地修改軟件解碼器。對于FAST格式，交易所提供了更新的模板文件，并且軟件動態地加載該文件，或者軟件的代碼(或代碼的一部分)自動地從這些模板再生成。然而，對于使用可重構平臺(FPGA)的解碼器，有效率地適應這樣的格式改變是困難的。實際上，雖然通用CPU可以容易地更新以執行任何任務，但是為了特定的任務而一旦編程了FPGA，更新FPGA使其可以執行另一個任務是非常復雜的。這需要再次對FPGA進行編程，而這是昂貴且復雜的。
技術實現思路
為了解決這些問題和其他問題，提供如所附獨立權利要求1所限定的用于解碼輸入市場數據流的設備，以及如所附權利要求15所限定的用于解碼輸入市場數據流的方法。從屬權利要求中限定了優選的實施方案。本專利技術因此提供了高性能解碼器，其能夠處理上至10GB/s的市場數據供給，以便以不依賴所處理的市場的標準化指令供給至訂單管理核心，同時仍具有可能的最低的延遲，以及使用和更新軟件解碼器的便利性。根據本專利技術的實施方案的解碼器可以顯然地適應于數據格式的演化。這樣的適應可以通過更新描述文件、重新編譯描述文件并且提供固件的新版本以便下載到可重新配置平臺而容易地執行，該描述文件是以諸如XML(可擴展標記語言)的格式寫成的。通過驗證說明書附圖和具體實施方式，本專利技術的其他益處對于本領域技術人員將變得明顯。應當注意，任何額外的益處也包含于本文。附圖說明參考所附附圖，現在將通過示例的方式來描述本專利技術的實施方案，在附圖中，相似的附圖標記表示相似的元素，而且在附圖中：-圖1展示出了包括有根據本專利技術的實施方案的解碼設備的示例性數據處理架構；-圖2顯示了根據本專利技術的特定實施方案的解碼器架構；-圖3是示出了根據本專利技術的實施方案的生成解碼器引擎的框圖；-圖4顯示了根據本專利技術的特定實施方案的令牌解析器(tokenizer)的架構；-圖5是根據本專利技術的特定實施方案的對輸入流進行解碼所執行的步驟的流程圖；-圖6顯示了根據本專利技術的特定實施方案的示例性的有限狀態機；以及-圖7是示出了根據本專利技術的特定實施方案的示例性的FPGA實施方式的框圖。具體實施方式參考圖1，所顯示的是，設置為獲取并處理市場數據的示例性數據處理系統100。如同本文使用的，術語“市場數據”指從多個外部源接收的數據流形式的數據，包括報價以及與資產凈值、固定收入、金融衍生產品、貨幣等相關聯的與交易相關的數據。數據處理系統100包括至少一個市場數據包解碼器10(也稱為“解碼器”或“解碼設備”)，其與供給源交互以便處理市場數據供給從而將其解碼，該市場數據供給是根據來自交易網絡1的任何特定源的協議而接收的。更具體而言，解碼設備10被配置為，接收諸如UDP有效載荷(用戶數據報協議的縮寫)或TCP有效載荷(傳輸控制協議的縮寫)的輸入消息，將其解碼為消息，并且基于所解碼的消息來輸出標準化的指令8。由解碼設備10提供的輸出指令8可以供給到訂單管理系統12。訂單管理系統12包括至少一個存儲器，其用于存儲關于每個訂單的細節，以便在需要時對其進行檢索。系統100可以進一步包括額度聚合類(LimitsAggregation)和賬簿建立單元(BookBuildingunit本文檔來自技高網...

【技術保護點】
一種解碼設備(10)，其實施在集成電路上，用于解碼以給定的數據表示格式所接收的市場數據輸入流，所述解碼設備包括建立在有限狀態機(41)周圍的引擎(4)，引擎(4)從至少一個描述文件(5)生成，并且被配置為在有限狀態機的當前狀態下執行下列步驟：i)將輸入市場數據流分割為多個令牌并且讀取令牌集，ii)在存儲元件中累積所讀取的所述令牌集，iii)跟據涉及在存儲元件中累積的令牌的條件，從在所述存儲元件中累積的令牌生成輸出指令，以及iv)基于觸發條件選擇有限狀態機的下一個狀態。

【技術特征摘要】
【國外來華專利技術】2013.10.01 EP 13306357.81.一種解碼設備(10)，其實施在集成電路上，用于解碼以給定的數據表示格式所接收
的市場數據輸入流，所述解碼設備包括建立在有限狀態機(41)周圍的引擎(4)，引擎(4)從
至少一個描述文件(5)生成，并且被配置為在有限狀態機的當前狀態下執行下列步驟：
i)將輸入市場數據流分割為多個令牌并且讀取令牌集，
ii)在存儲元件中累積所讀取的所述令牌集，
iii)跟據涉及在存儲元件中累積的令牌的條件，從在所述存儲元件中累積的令牌生成
輸出指令，以及
iv)基于觸發條件選擇有限狀態機的下一個狀態。
2.根據權利要求1所述的解碼設備，其中，如果滿足涉及在存儲元件中累積的令牌的條
件，則步驟i、ii、iii和iv在相同的時鐘周期中執行。
3.根據權利要求1所述的解碼設備，其中，步驟i、ii在相同的時鐘周期中執行，并且如
果在步驟iii中沒有滿足涉及在存儲元件中累積的令牌的條件，則在下一個時鐘周期重復
步驟i至iv直到滿足涉及在內部寄存器中累積的令牌的條件。
4.根據前述權利要求中的任一項所述的解碼設備，其中，所述步驟iii的條件涉及在存
儲元件中累積的令牌的數量。
5.根據前述權利要求中的任一項所述的解碼設備，其中，該解碼設備包括至少一個令
牌解析器(40)，其用于執行將市場數據輸入流分割為多個令牌并且讀取令牌集的步驟i，所
述至少一個令牌解析器受控于有限狀態機(41)。
6.根據權利要求5所述的解碼設備，其中，所述至少一個令牌解析器(40)包括解析器
(400)和緩沖器(401)，所述解析器(400)用于依據輸入流的數據表示格式而將輸入流(1)分
割為令牌，所述緩沖器(401)用于緩沖由解析器(400)提供的令牌。
7.根據權利要求5和6中的任一項所述的解碼設備，其中，所述至少一個令牌解析器
(40)包括讀取管理核心(402)，其用以讀取從所述輸入流的分割獲得的令牌集，并且在其輸
出接口呈現讀取的令牌。
8.根據權利要求7所述的...

【專利技術屬性】
技術研發人員：E·克德，
申請(專利權)人：艾尼克斯股份有限公司，
類型：發明
國別省市：法國;FR