半導體芯片封裝結構制造技術

本實用新型專利技術提供一種半導體芯片封裝結構，包括：半導體芯片，具有彼此相對的第一表面以及第二表面；焊墊，位于所述第一表面側或者所述第二表面側；金屬布線層，鋪設于所述第二表面側，用于將焊墊的電性導出；阻焊層，鋪設于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層；焊接凸起，設置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接；所述阻焊層上具有開口，所述開口避開所述阻焊層上對應所述金屬布線層的區域。通過在阻焊層上設置開口，有效釋放阻焊層在冷熱沖擊測試(TCT)時產生的應力，消除了阻焊層以及金屬布線層分層、開裂的情況。

Semiconductor chip packaging structure

The utility model provides a semiconductor chip package structure, comprising a semiconductor chip having opposite first surface and the second surface; the pad is positioned on the first surface, the side or the second side surface; a metal wiring layer is laid on the second surface side for electrically derived pads; resistance welding layer is paved on the metal wiring layer, the solder layer has a hole, the hole at the bottom of the exposed metal wiring layer; welding bulge is arranged in the hole, and the welding projection and the metal wiring layer is electrically connected with the opening; the solder layer, the opening from the corresponding to the metal wiring layer of solder layer region. By setting an opening on the solder resist layer, the stress generated by the solder resist layer during the hot and cold impact test (TCT) can be effectively released, and the delamination and cracking of the solder resist layer and the metal wiring layer are eliminated.

【技術實現步驟摘要】

本技術涉及半導體
，尤其涉及晶圓級半導體芯片的封裝技術。
技術介紹
現今主流的半導體芯片封裝技術是晶圓級芯片尺寸封裝技術(WaferLevelChipSizePackaging，WLCSP)，是對整片晶圓進行封裝并測試后再切割得到單個成品芯片的技術。利用此種封裝技術封裝后的單個成品芯片尺寸與單個晶粒尺寸差不多，順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。晶圓級芯片尺寸封裝技術是當前封裝領域的熱點和未來發展的趨勢。請參考圖1，公開一種晶圓級半導體芯片的封裝結構，晶圓1包括多顆網格狀排布的半導體芯片10，半導體芯片10包括功能區11以及焊墊12，晶圓1具有彼此相對的第一表面以及第二表面，功能區11以及焊墊12位于晶圓的第一表面側，保護基板2與晶圓1的第一表面對位壓合，支撐單元3位于晶圓1與保護基板2之間使兩者之間形成間隙，避免保護基板2與晶圓1直接接觸，保護功能區11。為了引出焊墊12的電性，在晶圓1的第二表面側設置有朝向第一表面延伸的通孔22，通孔22與焊墊12一一對應且通孔22的底部暴露出焊墊12，在通孔22中以及晶圓的第二表面上鋪設有絕緣層23，絕緣層23上鋪設有與焊墊12電性連接的金屬布線層24，在金屬布線層24上鋪設有阻焊層26，阻焊層26可以防止金屬布線層24被腐蝕或者氧化。在晶圓的第二表面上設置焊球25，焊球25與金屬布線層24電性連接，通過焊球25電性連接其他電路實現將焊墊12與其他電路之間形成電性連接。為了便于將封裝完成的影像傳感芯片切割下來，于晶圓1的第二表面設置有朝向第一表面延伸的切割槽21。由于金屬布線層24與阻焊層26的熱膨脹系數不同，在后續的信賴性測試中，經由冷熱沖擊(TCT)測試，阻焊層26以及金屬布線層24由于應力的作用出現分層、開裂的情況，成為本領域技術人員噬待解決的技術問題。
技術實現思路
本技術解決的問題是提供一種半導體芯片封裝結構，消除金屬布線層以及阻焊層分層、開裂的情況，提高半導體芯片封裝結構的品質以及信賴性。本技術提供一種半導體芯片封裝結構，包括：半導體芯片，具有彼此相對的第一表面以及第二表面；焊墊，位于所述第一表面側或者所述第二表面側；金屬布線層，鋪設于所述第二表面側，用于將焊墊的電性導出；阻焊層，鋪設于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層；焊接凸起，設置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接；所述阻焊層上具有開口，所述開口避開所述阻焊層上對應所述金屬布線層的區域。優選的，所述開口使得所述阻焊層僅覆蓋所述金屬布線層。優選的，所述開口包括多個圓孔，所述圓孔避開所述阻焊層上對應所述金屬布線層的區域。優選的，所述焊墊位于所述第一表面側，所述第二表面對應焊墊的位置設置通孔，所述金屬布線層設置于所述通孔中且延伸至所述第二表面，所述金屬布線層與所述焊墊電性連接。優選的，所述半導體芯片封裝結構還包括絕緣層，所述絕緣層鋪設于所述第二表面以及所述通孔中，所述金屬布線層鋪設與所述絕緣層之上。優選的，所述開孔以及所述開口通過曝光顯影工藝同步形成于所述阻焊層上。本技術的有益效果是通過在阻焊層上設置開口，有效釋放阻焊層在冷熱沖擊測試(TCT)時產生的應力，消除了阻焊層以及金屬布線層分層、開裂的情況，提升了半導體芯片的封裝良率，提高了半導體芯片封裝結構的品質和信賴性。附圖說明圖1為現有技術中晶圓級半導體芯片的封裝結構示意圖；圖2晶圓級半導體芯片的結構示意圖；圖3為本技術優選實施例晶圓級半導體芯片封裝結構的剖面示意圖。具體實施方式以下將結合附圖對本技術的具體實施方式進行詳細描述。但這些實施方式并不限制本技術，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本技術的保護范圍內。需要說明的是，提供這些附圖的目的是為了有助于理解本技術的實施例，而不應解釋為對本技術的不當的限制。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會做放大、縮小或其他改變。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。請參考圖2，為晶圓級半導體芯片的結構示意圖，晶圓100具有多顆網格排布的半導體芯片110，在半導體芯片110之間預留有空隙，后續完成封裝工藝以及測試之后，沿空隙分離半導體芯片。每一半導體芯片110具有功能區111以及多個焊墊112，焊墊112位于功能區111的側邊，焊墊112與功能區111位于晶圓100的同一表面側。請參考圖3，為本技術優選實施例晶圓級半導體芯片封裝結構的剖面示意圖。保護基板200的其中一面設置有網格排布的多個支撐單元210，當晶圓100與保護基板200對位壓合后，支撐單元210位于晶圓100與保護基板200之間使兩者之間形成間隙，且支撐單元210與半導體芯片110一一對應，功能區111位于支撐單元210包圍形成的密封腔220。晶圓100具有彼此相對的第一表面101以及第二表面102，功能區111以及焊墊112位于第一表面101側，采用TSV工藝在晶圓的第二表面102形成通孔113，每一通孔113與每一焊墊112的位置對應，且通孔113的底部暴露出焊墊112。采用刻蝕工藝在晶圓的第二表面102上形成切割槽103。利用金屬布線層115以及焊接凸起116實現焊墊112的電性引出。具體的，通孔113中以及晶圓100的第二表面102鋪設有絕緣層114，于本實施例中，絕緣層114的材質是二氧化硅，其厚度范圍是2-5微米。采用RDL工藝在絕緣層114上形成金屬布線層115，金屬布線層115延伸至晶圓100的第二表面102，金屬布線層115與焊墊112電性連接。在晶圓100的第二表面102上形成焊接凸起116，焊接凸起116與金屬布線層115電性連接，通過焊接凸起116電性連接外部電路實現焊墊112與外部電路的連通。在金屬布線層115上鋪設阻焊層117，可以防止金屬布線層115被腐蝕或者氧化。具體的阻焊層117鋪設于晶圓100的第二表面102、切割槽103中以及通孔113中。阻焊層117上具有開孔，開孔底部暴露金屬布線層115，焊接凸起116位于開孔中并與金屬布線層115電性連接。經分析，在后續的信賴性測試中，在經歷冷熱沖擊測試(TCT)時，金屬布線層115以及焊接凸起116的熱傳導性好且阻焊層117的熱膨脹系數高，阻焊層117特別是靠近焊接凸起116的區域產生較高的應力，如果應力得不到釋放則容易造成金屬布線層以及阻焊層的分層、開裂。為了解決這一技術問題，本技術通過在阻焊層117上形成開口120，用于釋放阻焊層117因TCT產生的應力。本技術未限定開口120的具體形狀，只要開口120避開阻焊層117上對應金屬布線層115的區域即可。于本技術一優選實施例中，在阻焊層117上形成的開口120使阻焊層117僅覆蓋金屬布線層115。于本技術的一優選實施例中，開口120為多個圓孔，圓孔避開阻焊層上對應金屬布線層的區域。阻焊層117的材質為感光膠，可以通過本文檔來自技高網...

【技術保護點】
一種半導體芯片封裝結構，包括：半導體芯片，具有彼此相對的第一表面以及第二表面；焊墊，位于所述第一表面側或者所述第二表面側；金屬布線層，鋪設于所述第二表面側，用于將焊墊的電性導出；阻焊層，鋪設于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層；焊接凸起，設置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接；其特征在于：所述阻焊層上具有開口，所述開口避開所述阻焊層上對應所述金屬布線層的區域。

【技術特征摘要】
1.一種半導體芯片封裝結構，包括：半導體芯片，具有彼此相對的第一表面以及第二表面；焊墊，位于所述第一表面側或者所述第二表面側；金屬布線層，鋪設于所述第二表面側，用于將焊墊的電性導出；阻焊層，鋪設于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層；焊接凸起，設置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接；其特征在于：所述阻焊層上具有開口，所述開口避開所述阻焊層上對應所述金屬布線層的區域。2.根據權利要求1所述的半導體芯片封裝結構，其特征在于，所述開口使得所述阻焊層僅覆蓋所述金屬布線層。3.根據權利要求1所述的半導體芯片封裝結構，其特征...

【專利技術屬性】
技術研發人員：錢孝青，沈戌霖，王宥軍，
申請(專利權)人：蘇州晶方半導體科技股份有限公司，
類型：新型
國別省市：江蘇;32