測試電路及其測試方法技術

本申請公開了一種測試電路及其測試方法。其中，該測試電路包括：D型觸發(fā)器，用于接收第一使能信號和參考時鐘信號，并根據(jù)第一使能信號和參考時鐘信號生成第二使能信號；環(huán)形振蕩器，與D型觸發(fā)器的輸出端相連接，用于根據(jù)第二使能信號輸出振蕩信號；計數(shù)單元，與環(huán)形振蕩器的輸出端相連接，用于對環(huán)形振蕩器的輸出頻率進行計數(shù)。本申請解決了現(xiàn)有技術中在監(jiān)測工藝的波動時效率低、占用體積大的技術問題。

Test circuit and testing method thereof

The present application discloses a test circuit and a test method thereof. Among them, the test circuit comprises a D type flip-flop, for receiving a first enable signal and a reference clock signal according to the first enable signal and a reference clock signal to generate a second enable signal; and the output end of ring oscillator, D type flip-flop connected to second output enable signal according to the oscillation signal; counting unit connection and the output end of the ring oscillator for the output frequency of the ring oscillator count. The utility model solves the technical problem that the efficiency is low and the volume is large when the monitoring process fluctuates in the prior art.

【技術實現(xiàn)步驟摘要】
測試電路及其測試方法
本申請涉及電路領域，具體而言，涉及一種測試電路及其測試方法。
技術介紹
在28nm以下的電子制造工藝中，工藝變化高度影響IC制造的成品率和產(chǎn)品性能。現(xiàn)有的監(jiān)測制造工藝的波動通常是在器件外部添加監(jiān)測設備，但是這樣就增加了器件的體積，并且監(jiān)測的頻率并不準確且效率比較低。針對上述的問題，目前尚未提出有效的解決方案。
技術實現(xiàn)思路
本申請實施例提供了一種測試電路及其測試方法，以至少解決現(xiàn)有技術中在監(jiān)測工藝的波動時效率低、占用體積大的技術問題。根據(jù)本申請實施例的一個方面，提供了一種測試電路，包括：D型觸發(fā)器，用于接收第一使能信號和參考時鐘信號，并根據(jù)所述第一使能信號和所述參考時鐘信號生成第二使能信號；環(huán)形振蕩器，與所述D型觸發(fā)器的輸出端相連接，用于根據(jù)所述第二使能信號輸出振蕩信號；計數(shù)單元，與所述環(huán)形振蕩器的輸出端相連接，用于對所述環(huán)形振蕩器的輸出頻率進行計數(shù)。進一步地，上述計數(shù)單元為二進制計數(shù)器。進一步地，上述計數(shù)單元包括：D型觸發(fā)器，信號輸入端連接上述環(huán)形振蕩器的輸出端，用于接收上述振蕩信號；反相器，輸入端與上述D型觸發(fā)器的輸出端相連接，輸出端與上述D型觸發(fā)器的D端相連接。進一步地，上述計數(shù)單元包括n個依次首尾相連的計數(shù)器，第n-1個計數(shù)器中D型觸發(fā)器的輸出端與第n個上述D型觸發(fā)器的信號輸入端相連接，其中，n個上述計數(shù)器的RN端相連接。進一步地，n個上述計數(shù)器輸出n位二進制編碼。進一步地，上述環(huán)形振蕩器包括多個依次首位相連的反相器，在上述環(huán)形振蕩器的輸出端還設置有與非門，其中，上述與非門的一個輸入端與末端反相器的輸出端相連接，另外一個輸入端用于接收上述D型觸發(fā)器生成的第二使能信號。根據(jù)本申請實施例的另一方面，還提供了一種測試電路的測試方法，包括：在觸發(fā)器接收的參考時鐘信號的觸發(fā)沿到來時，控制環(huán)形振蕩器的開始振蕩或者停止振蕩；在上述環(huán)形振蕩器開始振蕩時，控制計數(shù)器開始計數(shù)，在上述環(huán)形振蕩器停止振蕩時，控制上述計數(shù)器停止計數(shù)；輸出上述開始計數(shù)到上述停止計數(shù)之間上述計數(shù)器的計數(shù)結(jié)果。進一步地，在觸發(fā)器接收的參考時鐘信號的觸發(fā)沿到來時，控制環(huán)形振蕩器的開始振蕩或者停止振蕩包括：在觸發(fā)器接收的參考時鐘信號的上升沿到來時，控制環(huán)形振蕩器的開始振蕩或者停止振蕩；或者在觸發(fā)器接收的參考時鐘信號的下降沿到來時，控制環(huán)形振蕩器的開始振蕩或者停止振蕩。進一步地，在觸發(fā)器接收的參考時鐘信號的上升沿到來時，控制環(huán)形振蕩器的開始振蕩或者停止振蕩包括：在上述觸發(fā)器的參考時鐘信號的觸發(fā)沿到來，且上述觸發(fā)器的第一使能信號處于高電平時，控制上述環(huán)形振蕩器開始震蕩；在上述觸發(fā)器的參考時鐘信號的觸發(fā)沿到來，且上述觸發(fā)器的第一使能信號處于低電平時，控制上述環(huán)形振蕩器停止振蕩。進一步地，輸出從上述開始計數(shù)到上述停止計數(shù)之間上述計數(shù)器的計數(shù)結(jié)果包括：計算上述開始計數(shù)的時刻至上述停止計數(shù)時刻之間上述環(huán)形振蕩器的計數(shù)個數(shù)；將上述計數(shù)個數(shù)轉(zhuǎn)換為二進制編碼輸出。在本申請實施例中，采用D型觸發(fā)器用于接收第一使能信號和參考時鐘信號，并根據(jù)第一使能信號和參考時鐘信號生成第二使能信號；環(huán)形振蕩器與D型觸發(fā)器的輸出端相連接，用于根據(jù)第二使能信號輸出振蕩信號；計數(shù)單元與環(huán)形振蕩器的輸出端相連接，用于對環(huán)形振蕩器的輸出頻率進行計數(shù)，通過計數(shù)單元對環(huán)形振蕩器輸出的振蕩頻率進行計數(shù)，該測試電路可以直接與JTAG控制器連接進行測試，而不需要額外的測試電路。同時，與JTAG掃描程序相結(jié)合還能提高測試效率，達到了提高測試效率但是不增加器件面積的效果，進而解決了現(xiàn)有技術中在監(jiān)測工藝的波動時效率低、占用體積大的技術問題。附圖說明此處所說明的附圖用來提供對本申請的進一步理解，構(gòu)成本申請的一部分，本申請的示意性實施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當限定。在附圖中：圖1是根據(jù)本申請實施例的一種測試電路的示意圖；圖2是根據(jù)本申請實施例的一種可選的計數(shù)單元的示意圖；圖3是根據(jù)本申請實施例的環(huán)形振蕩器的示意圖；圖4是根據(jù)本申請實施例的D型觸發(fā)器的示意圖；圖5是根據(jù)本申請實施例的測試電路的測試方法的流程圖；以及圖6是根據(jù)本申請實施例的多個時鐘的波形圖。具體實施方式為了使本
的人員更好地理解本申請方案，下面將結(jié)合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分的實施例，而不是全部的實施例。基于本申請中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應當屬于本申請保護的范圍。為了便于描述，在這里可以使用空間相對術語，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構(gòu)造上方”或“在其他器件或構(gòu)造之上”的器件之后將被定位為“在其他器件或構(gòu)造下方”或“在其他器件或構(gòu)造之下”。因而，示例性術語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述作出相應解釋。本申請實施例提供了一種測試電路。如圖1所示，該測試電路包括D型觸發(fā)器10、環(huán)形振蕩器20和計數(shù)單元30。該測試電路可以通過計數(shù)單元30將環(huán)形振蕩器20的振蕩信號轉(zhuǎn)換為數(shù)字信號進行輸出，并且在D型觸發(fā)器輸入有參考時鐘信號，在參考時鐘信號的一個時鐘周期內(nèi)對環(huán)形振蕩器的輸出頻率進行計數(shù)。具體地，D型觸發(fā)器10用于接收第一使能信號和參考時鐘信號，并根據(jù)第一使能信號和參考時鐘信號生成第二使能信號；環(huán)形振蕩器20與D型觸發(fā)器10的輸出端相連接，用于根據(jù)第二使能信號輸出振蕩信號；計數(shù)單元30與環(huán)形振蕩器20的輸出端相連接，用于對環(huán)形振蕩器20的輸出頻率進行計數(shù)。D型觸發(fā)器10根據(jù)接收到的第一使能信號和參考時鐘信號生成的第二使能信號能夠控制環(huán)形振蕩器的振蕩。當?shù)谝粋€第二使能信號的觸發(fā)沿到達環(huán)形振蕩器20后，控制環(huán)形振蕩器20開始振蕩并輸出振蕩頻率，此時計數(shù)單元30開始對環(huán)形振蕩器20的輸出頻率進行計數(shù)；當下一個第二使能信號的觸發(fā)沿到達環(huán)形振蕩器20后，控制環(huán)形振蕩器20停止振蕩，此時計數(shù)單元30不再有振蕩頻率的輸入，停止對振蕩信號的計數(shù)，則從計數(shù)單元30開始計數(shù)到停止計數(shù)之間的時間內(nèi)計數(shù)單元30輸出的數(shù)字則為環(huán)形振蕩器的頻率。本實施例通過計數(shù)單元對環(huán)形振蕩器輸出的振蕩頻率進行計數(shù)，利用計數(shù)單元的技術結(jié)果與工藝仿真的目標值進行比較，從而達到監(jiān)視工藝的波動的目的。該測試電路可以直接與JTAG控制器連接進行測試，而不需要額外的測試電路。同時，與JTAG掃描程序相結(jié)合還能提高測試效率，達到了提高測試效率但是不增加器件面積的效果。優(yōu)選地，為了增加輸出的振蕩頻率的可讀性，計數(shù)單元30為二進制計數(shù)器，將環(huán)形振蕩器的振蕩頻率轉(zhuǎn)換為二進制編碼輸出。如圖2所示，計數(shù)單元30包括n個依次首尾相連的計數(shù)器，第n-1個計數(shù)器中D型觸發(fā)器的輸出端與第n個D型觸發(fā)器的信號輸入端相連接，其中，n個計數(shù)器的RN端相連接。其中，每個本文檔來自技高網(wǎng)...

【技術保護點】
一種測試電路，其特征在于，包括：D型觸發(fā)器，用于接收第一使能信號和參考時鐘信號，并根據(jù)所述第一使能信號和所述參考時鐘信號生成第二使能信號；環(huán)形振蕩器，與所述D型觸發(fā)器的輸出端相連接，用于根據(jù)所述第二使能信號輸出振蕩信號；計數(shù)單元，與所述環(huán)形振蕩器的輸出端相連接，用于對所述環(huán)形振蕩器的輸出頻率進行計數(shù)。

【技術特征摘要】
1.一種測試電路，其特征在于，包括：D型觸發(fā)器，用于接收第一使能信號和參考時鐘信號，并根據(jù)所述第一使能信號和所述參考時鐘信號生成第二使能信號；環(huán)形振蕩器，與所述D型觸發(fā)器的輸出端相連接，用于根據(jù)所述第二使能信號輸出振蕩信號；計數(shù)單元，與所述環(huán)形振蕩器的輸出端相連接，用于對所述環(huán)形振蕩器的輸出頻率進行計數(shù)。2.根據(jù)權利要求1所述的測試電路，其特征在于，所述計數(shù)單元為二進制計數(shù)器。3.根據(jù)權利要求1或2所述的測試電路，其特征在于，所述計數(shù)單元包括：D型觸發(fā)器，信號輸入端連接所述環(huán)形振蕩器的輸出端，用于接收所述振蕩信號；反相器，輸入端與所述D型觸發(fā)器的輸出端相連接，輸出端與所述D型觸發(fā)器的D端相連接。4.根據(jù)權利要求3所述的測試電路，其特征在于，所述計數(shù)單元包括n個依次首尾相連的計數(shù)器，第n-1個計數(shù)器中D型觸發(fā)器的輸出端與第n個所述D型觸發(fā)器的信號輸入端相連接，其中，n個所述計數(shù)器的RN端相連接。5.根據(jù)權利要求4所述的測試電路，其特征在于，n個所述計數(shù)器輸出n位二進制編碼。6.根據(jù)權利要求1所述的測試電路，其特征在于，所述環(huán)形振蕩器包括多個依次首位相連的反相器，在所述環(huán)形振蕩器的輸出端還設置有與非門，其中，所述與非門的一個輸入端與末端反相器的輸出端相連接，另外一個輸入端用于接收所述D型觸發(fā)器生成的第二使能信號。7....

【專利技術屬性】
技術研發(fā)人員：李智，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：上海,31