8英寸薄層外延片、均勻性控制方法及應用技術

本發明專利技術公開了一種8英寸薄層外延片、均勻性控制方法及在低壓MOS器件中的應用，屬于半導體外延材料的制備技術領域，外延片厚度在20um以內，電阻率在0?2Ω.cm之間；外延片厚度分布為中心向邊緣逐漸變厚，電阻率分布為中心向邊緣逐漸走高；最低點為中心，最高點在距邊緣10mm處和距邊緣6mm處，在上述兩處外延片的厚度和電阻率均大于半徑1/2處，在6mm處外延片厚度和電阻率的測試值的最小值均高于中心值以及半徑1/2處的均值，外延片的電阻率均勻性在2%?3%之間，外延片的厚度均勻性在1%?2%之間，通過本發明專利技術提供的均勻性控方法獲得的外延片，漏源擊穿電壓離散性明顯小于常規外延片的離散性，用于低壓MOS器件加工，可以明顯改善擊穿電壓片內的離散性。

8 inch thin layer epitaxial sheet, uniformity control method and Application

The invention discloses an application of 8 inch thin wafer, uniformity in low voltage control method and MOS device, pertains to the technical field of preparing epitaxial semiconductor materials, epitaxial wafer thickness less than 20um, the resistivity in the 0 2 ohm.Cm; epitaxial film thickness distribution as the center to the edge is thickened as the resistivity distribution center to the edge gradually rise; the lowest point is the highest point in the center from the edge of 10mm and 6mm from the edge, the thickness and resistivity of the two wafer is greater than the radius of 1/2 at the minimum value in the 6mm epitaxial wafer thickness and resistivity test values were higher and the mean value of the center the radius of 1/2, resistivity epitaxial wafer uniformity between 2% and 3%, epitaxial wafer thickness uniformity between 1% and 2%, epitaxial wafer uniformity of the control method provided by the invention, the drain source breakdown voltage from Dispersion is less than that of conventional epitaxial wafers, and can be used in low voltage MOS devices to improve the discreteness of the breakdown voltage.

【技術實現步驟摘要】
8英寸薄層外延片、均勻性控制方法及應用
本專利技術屬于半導體外延材料的制備
，尤其涉及一種8英寸薄層外延片、均勻性控制方法及應用。
技術介紹
硅外延材料是半導體功率器件的關鍵支撐材料，隨著技術和工藝發展，盡管新材料層出不窮，但硅材料仍然是半導體行業的主體。8英寸薄層外延片，主要由單片爐生產，使用紅外線加熱技術，具有升溫快、溫區均勻、沉積速率快等特點。隨著工藝技術發展和降低成本的要求，硅外延材料已由原來的5英寸、6英寸發展至8英寸和12英寸。隨著尺寸擴大，均勻性控制要求也越來越高，理論上，外延片均勻性要求越低越好，見圖3示。對于8英寸薄層外延片，盡管均勻性控制可以達到1%以內，但是MOS器件企業的使用結果并不理想，晶圓內的擊穿電壓離散性較大，良率損失較高。因此需要一種新的8英寸薄層外延片的外延層厚度和電阻率的分布評價方法，以及實現該分布的工藝方法來確保半導體后道器件參數如漏源擊穿電壓（BVDS）的離散性得到控制，提高8英寸晶圓的良率。
技術實現思路
本專利技術所要解決的技術問題是提供一種8英寸薄層外延片,其外延層邊緣的厚度和電阻率相對于中心適當調高，能夠避免制備的器件的漏源擊穿電壓BVDS降低，從而改善晶圓的離散性。為解決上述技術問題，本專利技術所采取的技術方案是：8英寸薄層外延片，外延片厚度在20um以內，電阻率在0-2Ω.cm之間；外延片厚度分布為中心向邊緣逐漸變厚，電阻率分布為中心向邊緣逐漸走高；最低點為中心，最高點在距邊緣10mm處和距邊緣6mm處，在上述兩處外延片的厚度和電阻率均大于半徑1/2處，在6mm處外延片厚度和電阻率的測試值的最小值均高于中心值以及半徑1/2處的均值，外延片的電阻率均勻性在2%-3%之間，外延片的厚度均勻性在1%-2%之間。本專利技術提供的8英寸薄層外延片所產生的有益效果在于：外延片厚度和電阻率分布為中心向邊緣，逐漸走高，形成“碗狀”分布，可以防止該區域的器件的BVDS降低，從而改善晶圓的離散性。本專利技術另一目的在于提供一種8英寸薄層外延片均勻性控制方法，通過該方法獲得的外延片，獲得的漏源擊穿電壓（BVDS）離散性明顯小于常規外延片的離散性，用于低壓MOS器件加工，可以明顯改善擊穿電壓片內的離散性。為解決上述技術問題，本專利技術8英寸薄層外延片均勻性控制方法所采取的技術方案，包括：采用單片外延生長系統，紅外線燈陣列輻射加熱，高純石墨基座為硅片載體，保護氣體為超高純H2氣體；使用8英寸重摻As襯底，晶向<100>，電阻率0.001-0.003Ω.cm之間，背面使用SiO2背封；外延生長前，對單片外延生長系統進行充分去除自摻處理，在1180℃-1200℃溫度下，通入大流量HCL氣體15-25slm/min，腐蝕掉殘留的Si,腐蝕基座上殘留的Si時，H2流量設定為5-15slm/min,腐蝕鐘罩內壁上殘留的Si時，加大H2流量至40-80slm/min；外延生長前，對襯底表面進行H2烘烤和前拋光處理，烘烤溫度和時間設定為1160℃-1180℃和30s-50s，H2流量為120-150slm/min；HCL流量設定為0.2-0.8slm/min,腐蝕時間為5-15s，H2流量為120-150slm/min；外延生長使用本征層覆蓋工藝，在本征層和外延層之間進行60±10秒的變H2流量趕氣,然后在生長溫度和流量固定的情況下開始生長剩余的厚度；使用低溫生長，生長溫度控制在1120℃-1130℃之間，邊緣溫度低于中心溫度不超過30℃；使用的外延生長速率大于4um/min。進一步地，采用TCS流量計，流量固定為15g/min，在此條件下，外延生長速率達到4um/min之上。進一步地，所述生長溫度固定為1130℃。進一步地，采用的單片外延生長系統為ASME2000型單片外延生長系統。進一步地，所述超高純H2氣體的純度達到99.999999%以上。進一步地，所述單片外延生長系統預防性維護后連續生產時間不超過40天。本專利技術另一目的在于提供一種8英寸薄層外延片均勻性控制方法制備的外延片在低壓MOS器件中的應用。采用上述技術方案所產生的有益效果在于：本專利技術使用單片外延生長系統，通過工藝調整，獲得的8英寸薄層外延片厚度和電阻率由中心向邊緣逐漸走高，形成“碗狀”分布，使外延片邊緣的厚度和電阻率在一定程度上高于中心區域，這樣的外延片均勻性在一定程度上較“差”，但是用于MOS器件加工，獲得的漏源擊穿電壓（BVDS）離散性明顯小于常規外延片的離散性，明顯提高晶圓的良率。附圖說明圖1是本專利技術實施例提供的8英寸薄層外延片的俯視圖；圖2是圖1的主視圖；圖3是常規外延片的主視圖；圖4是常規外延片得到的BVDS離散性數據；圖5是本專利技術外延片得到的BVDS離散性數據。圖中：1、外延層；2、襯底；3、外延片。具體實施方式下面結合附圖和具體實施方式對對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。參見圖1、圖2所示，本專利技術實施例提供的8英寸薄層外延片，外延片厚度在20um以內，電阻率在0-2Ω.cm之間；外延片厚度分布為中心向邊緣逐漸變厚，電阻率分布為中心向邊緣逐漸走高；最低點為中心，最高點在距邊緣10mm處和距邊緣6mm處，圖1中A處為距邊緣10mm處，B處為距邊緣6mm處，C處為半徑1/2處，O為圓心，半徑記為R，在上述兩處外延片的厚度和電阻率均大于半徑1/2處，要求6mm處外延片厚度和電阻率的測試值的最小值均要高于中心值和半徑1/2處的均值，即min(6mm)-center>0,min(6mm)-average(1/2R)>0；外延片的電阻率均勻性在2%-3%之間，外延片的厚度均勻性在1%-2%之間。本專利技術提供的外延片厚度和電阻率分布為中心向邊緣，逐漸走高，形成“碗狀”分布，可以防止制成的器件的BVDS降低，從而改善晶圓的離散性。進一步地，上述均勻性計算方法為（最大值-最小值）/(最大值+最小值)×100%。本專利技術提供的8英寸薄層外延片所產生的有益效果在于：外延片厚度和電阻率分布為中心向邊緣，逐漸走高，形成“碗狀”分布，如圖2所示，可以防止該區域的器件的BVDS降低，從而改善晶圓的離散性。本專利技術另一目的在于提供一種8英寸薄層外延片均勻性控制方法及應用，通過該方法獲得的外延片，獲得的漏源擊穿電壓（BVDS）離散性明顯小于常規外延片的離散性，用于低壓MOS器件加工，可以明顯改善擊穿電壓片內的離散性。為解決上述技術問題，本專利技術8英寸薄層外延片均勻性控制方法所采取的技術方案，包括：采用單片外延生長系統，紅外線燈陣列輻射加熱，高純石墨基座為硅片載體，保護氣體為超高純H2氣體；使用8英寸重摻As襯底，晶向<100>，電阻率0.001-0.003Ω.cm之間，背面使用SiO2背封；外延生長前，對單片外延生長系統進行充分去除自摻處理，在1180℃-1200℃溫度下，通入大流量HCL氣體15-25slm/min，腐蝕掉殘留的Si,腐蝕基座上殘留的Si時，H2流量設定為5-15slm/min，腐蝕鐘罩內壁上殘留的Si時，加大H2流量至本文檔來自技高網...

【技術保護點】
8英寸薄層外延片，其特征在于，外延片厚度在20um以內，電阻率在0?2Ω.cm之間；外延片厚度分布為中心向邊緣逐漸變厚，電阻率分布為中心向邊緣逐漸走高，最低點為中心，最高點在距外延片邊緣10mm處和距外延片邊緣6mm處，在上述兩處外延片的厚度和電阻率均大于半徑1/2處，在6mm處外延片厚度和電阻率的測試值的最小值均高于中心值以及半徑1/2處的均值，外延片的電阻率的均勻性在2%?3%之間，外延片的厚度均勻性在1%?2%之間。

【技術特征摘要】
1.8英寸薄層外延片，其特征在于，外延片厚度在20um以內，電阻率在0-2Ω.cm之間；外延片厚度分布為中心向邊緣逐漸變厚，電阻率分布為中心向邊緣逐漸走高，最低點為中心，最高點在距外延片邊緣10mm處和距外延片邊緣6mm處，在上述兩處外延片的厚度和電阻率均大于半徑1/2處，在6mm處外延片厚度和電阻率的測試值的最小值均高于中心值以及半徑1/2處的均值，外延片的電阻率的均勻性在2%-3%之間，外延片的厚度均勻性在1%-2%之間。2.如權利要求1所述的8英寸薄層外延片均勻性控制方法，其特征在于，包括：采用單片外延生長系統，紅外線燈陣列輻射加熱，高純石墨基座為硅片載體，保護氣體為超高純H2氣體；使用8英寸重摻As襯底，晶向<100>，電阻率0.001-0.003Ω.cm之間，背面使用SiO2背封；外延生長前，對單片外延生長系統進行充分去除自摻處理，在1180℃-1200℃溫度下，通入大流量HCL氣體15-25slm/min，腐蝕掉殘留的Si，腐蝕基座上殘留的Si時，H2流量設定為5-15slm/min,腐蝕鐘罩內壁上殘留的Si時，加大H2流量至40-80slm/min；外延生長前，對襯底表面進行H2烘烤和前拋光處理，烘烤溫度和時間設定為1160℃-1180℃和30s-50s，H2流量為120-...

【專利技術屬性】
技術研發人員：張志勤，陳秉克，趙麗霞，袁肇耿，薛宏偉，任麗翠，米姣，
申請(專利權)人：河北普興電子科技股份有限公司，
類型：發明
國別省市：河北,13