一種電力電子器件的板級埋入封裝結構及封裝方法技術

本發明專利技術實施例公開了一種電力電子器件的板級埋入封裝結構及封裝方法，其中所述電力電子器件的板級埋入封裝結構包括：芯片載體和芯片，所述芯片的背面與所述芯片載體的表面鍵合，芯片載體的表面上還壓合有第一半固化片，第一半固化片與芯片對應位置具有第一開孔以露出所述芯片；第一半固化片上壓合有芯板，芯板與芯片對應位置具有第二開孔以露出所述芯片，芯片和芯板上壓合有第二半固化片，第二半固化片的對應所述電極的區域具有第三開孔以露出所述芯片的電極；所述芯片上依次形成有再布線層和阻焊層。本發明專利技術使得大功率電力電子器件在高開關頻率下的損耗降低，散熱性能更好。

Board level embedded encapsulation structure and packaging method for power electronic device

The embodiment of the invention discloses a board level power electronic devices with embedded encapsulation method and structure, and board the power electronic devices with embedded package structure comprises a chip carrier and chip, the chip on the back surface of the keys and the chip carrier, the surface of the chip carrier is also pressing there is a half solidified plate, corresponding to the location of the first half cured with the chip has a first opening to expose the chip; core plate is pressed with the half solidified sheet, corresponding to the position of the core plate and the chip has second openings to expose the chip, and the chip core plate is pressed with the second semi curing film the second half solidified sheet of the electrode region has third electrode openings to expose the chip; re wiring layer and the solder layer are sequentially formed on the chip. The invention reduces the loss of the high-power power electronic device at the high switching frequency and has better heat radiation performance.

【技術實現步驟摘要】
一種電力電子器件的板級埋入封裝結構及封裝方法
本專利技術涉及封裝
，具體涉及一種電力電子器件的板級埋入封裝結構及封裝方法。
技術介紹
隨著半導體制造工藝的進步，對電力電子設備容量增大的需求以及對電力電子器件的性能和功率要求也越來越高，由此產生了耐高壓、大功率的電力電子器件。大功率電力電子器件具有耐壓高、電流大、開關頻率高、動態壓降小等優越性能，越來越多地被應用到各類大中功率電力變換裝置中，成為現代電力電子技術的主導器件。大功率電力電子器件也在致力于高可靠性、高效率和低功耗，其中，大功率電力電子器件低功耗的方向之一是減少由于芯片封裝所帶來的開關損耗。對于大功率電力電子器件，目前采用的封裝方法包括雙側引腳扁平封裝(DualFlatPackage，DFP)、雙列直插式封裝(DualIn-linePackage，DIP)或者四側引腳扁平封裝(QuadFlatPackagewithBumper，BQFP)等，并采用傳統的引線鍵合方式，即使用細金屬線，利用熱、壓力、超聲波能量為使金屬引線與基板焊盤緊密焊合，實現芯片與基板間的電氣互連和芯片間的信息互通。但是隨著大功率電力電子器件芯片耐壓和功率增大，要求引腳間所能承受的耐壓越來越高，采用傳統封裝方法的大功率電力電子器件，在高開關頻率下其集成參數較大，所帶來的功耗問題也越來越顯著。此外，芯片產生的熱量很難從封裝結構中傳導出去，其散熱問題也亟待解決。
技術實現思路
有鑒于此，本專利技術實施例提供一種電力電子器件的板級埋入封裝結構及封裝方法，以解決現有技術中大功率電力電子器件在高開關頻率下的損耗和散熱問題。一方面，本專利技術實施例提供了一種電力電子器件的板級埋入封裝結構，包括：芯片載體和芯片，芯片的背面與芯片載體的表面鍵合，芯片的正面具有至少兩個電極；芯片載體的表面上還壓合有第一半固化片，第一半固化片與芯片對應位置具有第一開孔以露出芯片；第一半固化片上壓合有芯板，芯板與芯片對應位置具有第二開孔以露出芯片；芯片和芯板上壓合有第二半固化片，第二半固化片的對應電極的區域具有第三開孔以露出芯片的電極；芯片上依次形成有再布線層和阻焊層。可選地，芯片的背面與芯片載體鍵合的方式包括共晶焊、燒結銀或高導熱膠涂覆。可選地，芯片和芯板之間的空隙內填充有第二半固化片。可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。可選地，芯片為平面型電力電子器件。另一方面，本專利技術實施例提供了一種電力電子器件的板級埋入封裝方法，包括：提供一芯片載體和多個芯片，芯片的背面與芯片載體鍵合，并在芯片載體上形成芯片陣列，每個芯片的正面具有至少兩個電極；將具有第一開孔圖案的第一半固化片壓合到芯片載體上，第一半固化片的第一開孔圖案與芯片陣列對應以露出芯片陣列；將具有第二開孔圖案的芯板壓合到第一半固化片上，芯板的第二開孔圖案與芯片陣列對應以露出芯片陣列；在芯片陣列和芯板上壓合第二半固化片，并在第二半固化片的對應電極的區域制作第三開孔圖案以露出芯片的電極；在芯片陣列上依次形成再布線層和阻焊層；切割以形成多個無引線的板級埋入封裝結構。可選地，芯片的背面與芯片載體鍵合，包括：芯片的背面通過共晶焊、燒結銀或高導熱膠涂覆與芯片載體鍵合。可選地，在芯片陣列和芯板上壓合第二半固化片，包括：在芯片陣列和芯板上壓合所述第二半固化片，對第二半固化片加熱以填充滿芯片與芯板之間的空隙。可選地，芯片為平面型電力電子器件。可選地，芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。本專利技術實施例提供的電力電子器件的板級埋入封裝結構及封裝方法，通過將多個芯片的背面與芯片載體鍵合，在芯片載體上形成芯片陣列，其中，每個芯片的正面具有至少兩個電極；將具有第一開孔圖案的第一半固化片壓合到芯片載體上，第一開孔圖案與芯片陣列對應以露出芯片陣列；將具有第二開孔圖案的芯板壓合到第一半固化片上，第二開孔圖案與芯片陣列對應以露出芯片陣列；在芯片陣列和芯板上壓合第二半固化片，并在第二半固化片的對應電極的區域制作第三開孔圖案以露出芯片的電極；在芯片陣列上依次形成再布線層和阻焊層；切割以形成多個無引線的板級埋入封裝結構。采用上述技術方法，形成一種無引線的封裝結構，該封裝結構可以直接貼合在電路基板上，露出的芯片電極與基板焊盤連接以實現該封裝結構與電路基板的電氣互連，因此降低了封裝結構的功率損耗，尤其是對于大功率電力電子器件來說，本專利技術提供的無引線的電力電子器件的板級埋入封裝方法降低了大功率電力電子器件在高開關頻率下的損耗問題；此外，本專利技術提供的封裝結構中，芯片載體有利于將芯片產生的熱量傳導出去，而且封裝結構的芯片電極直接與電路基板的焊盤連接，使得芯片產生的熱量通過焊盤傳導出去，解決了封裝結構的散熱問題。附圖說明圖1為本專利技術實施例提供的一種電力電子器件的板級埋入封裝方法的工藝流程圖；圖2a為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中芯片載體的俯視示意圖；圖2b為圖2a沿虛線A-A'的剖面結構示意圖；圖2c為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中第一半固化層的俯視圖；圖2d為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中壓合第一半固化片的剖面結構示意圖；圖2e為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中芯板的俯視圖；圖2f為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中壓合芯板的剖面結構示意圖；圖2g為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中壓合第二半固化片的剖面結構示意圖；圖2h為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中第二半固化片開孔的剖面結構示意圖；圖2i為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中形成再布線層的剖面結構示意圖；圖2j為本專利技術實施例提供的電力電子器件的板級埋入封裝方法中形成阻焊層的剖面結構示意圖；圖3為本專利技術實施例提供的一種電力電子器件的板級埋入封裝結構的示意圖。具體實施方式下面結合附圖和實施例對本專利技術作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本專利技術，而非對本專利技術的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本專利技術相關的部分而非全部。圖1為本專利技術實施例提供的一種電力電子器件的板級埋入封裝方法的工藝流程圖。如圖1所示，本實施例提供的電力電子器件的板級埋入封裝方法包括：S110、提供一芯片載體和多個芯片，芯片的背面與芯片載體鍵合，并在芯片載體上形成芯片陣列，每個芯片的正面具有至少兩個電極。S120、將具有第一開孔圖案的第一半固化片壓合到芯片載體上，第一半固化片的第一開孔圖案與芯片陣列對應以露出芯片陣列。S130、將具有第二開孔圖案的芯板壓合到第一半固化片上，芯板的第二開孔圖案與芯片陣列對應以露出芯片陣列。S140、在芯片陣列和芯板上壓合第二半固化片，并在第二半固化片的對應電極的區域制作第三開孔圖案以露出芯片的電極。S150、在芯片陣列上依次形成再布線層和阻焊層。S160、切割以形成多個無引線的板級埋入封裝結構。本專利技術實施例提供的電力電子器件的板級埋入封裝方法，實現了電力電子器件的無引線封裝，使得封裝結構可以直接貼合在電路基板上，露出的芯片電極與基板焊盤連接以實現該封裝結構與電路基板的電氣互連，從而降低了封裝結構的功率損耗，尤其是對于大功率電力電子器件來說，本實施本文檔來自技高網...

【技術保護點】
一種電力電子器件的板級埋入封裝結構，其特征在于，包括：芯片載體和芯片，所述芯片的背面與所述芯片載體的表面鍵合，所述芯片的正面具有至少兩個電極；所述芯片載體的表面上還壓合有第一半固化片，所述第一半固化片與所述芯片對應位置具有第一開孔以露出所述芯片；所述第一半固化片上壓合有芯板，所述芯板與所述芯片對應位置具有第二開孔以露出所述芯片；所述芯片和所述芯板上壓合有第二半固化片，所述第二半固化片的對應所述電極的區域具有第三開孔以露出所述芯片的電極；所述芯片上依次形成有再布線層和阻焊層。

【技術特征摘要】
1.一種電力電子器件的板級埋入封裝結構，其特征在于，包括：芯片載體和芯片，所述芯片的背面與所述芯片載體的表面鍵合，所述芯片的正面具有至少兩個電極；所述芯片載體的表面上還壓合有第一半固化片，所述第一半固化片與所述芯片對應位置具有第一開孔以露出所述芯片；所述第一半固化片上壓合有芯板，所述芯板與所述芯片對應位置具有第二開孔以露出所述芯片；所述芯片和所述芯板上壓合有第二半固化片，所述第二半固化片的對應所述電極的區域具有第三開孔以露出所述芯片的電極；所述芯片上依次形成有再布線層和阻焊層。2.根據權利要求1所述的封裝結構，其特征在于，所述芯片的背面與所述芯片載體的表面鍵合的方式包括共晶焊、燒結銀或高導熱膠涂覆。3.根據權利要求1所述的封裝結構，其特征在于，所述芯片和所述芯板之間的空隙內填充有所述第二半固化片。4.根據權利要求1所述的封裝結構，其特征在于，所述芯片載體包括金屬載體、陶瓷載體和高導熱復合載體。5.根據權利要求1所述的封裝結構，其特征在于，所述芯片為平面型電力電子器件。6.一種電力電子器件的板級埋入封裝方法，其特征在于，包括：提供一芯片載體和多個芯片，所述芯片的背面與所述芯片載體鍵合，并在所述芯片載體上形...

【專利技術屬性】
技術研發人員：侯峰澤，郭學平，周云燕，
申請(專利權)人：華進半導體封裝先導技術研發中心有限公司，
類型：發明
國別省市：江蘇,32