靜電放電保護電路及用于靜電放電保護的方法技術

本發明專利技術提供了一種靜電放電(ESD)保護電路，其包括箝位電路、開關組件和偵測電路。箝位電路耦接在靜電放電總線和接地節點之間。開關組件耦接在電源節點和靜電放電總線之間。偵測電路用于偵測是否發生靜電放電(ESD)事件。當沒有發生所述靜電放電事件時，所述偵測電路閉合所述開關組件，使得所述靜電放電總線耦接于所述電源節點。當發生所述靜電放電事件時，所述偵測電路斷開所述開關組件，使得所述靜電放電總線與所述電源節點分離開。相應地，本發明專利技術還提供了一種用于靜電放電保護的方法。本發明專利技術的靜電放電(ESD)保護電路可以提高電壓穩定性。

Electrostatic discharge protection circuit and method for electrostatic discharge protection

The invention provides an electrostatic discharge (ESD) protection circuit, which comprises a clamping circuit, a switch component and a detection circuit. The clamp circuit is coupled between the electrostatic discharge bus and the ground node. The switch assembly is coupled between the power supply node and the electrostatic discharge bus. A detection circuit is used to detect the occurrence of an ESD (ESD) event. When the ESD event does not occur, the detection circuit closes the switch assembly so that the electrostatic discharge bus is coupled to the power node. When the ESD event occurs, the detection circuit disconnects the switch assembly so that the electrostatic discharge bus is separated from the power node. Accordingly, the present invention also provides a method for electrostatic discharge protection. The electrostatic discharge (ESD) protection circuit of the present invention can improve voltage stability.

【技術實現步驟摘要】
靜電放電保護電路及用于靜電放電保護的方法
本專利技術涉及一種靜電放電(ElectrostaticDischarge，ESD)保護電路，以及更特別地，涉及一種用于穩定電壓的靜電放電保護電路。
技術介紹
靜電放電(ESD)是由接觸(contact)、電短路(electricalshort)或介電擊穿(dielectricbreakdown)引起的兩個帶電物體之間的突然的電流。集成電路的制造商和用戶必須采取預防措施來避免靜電放電(ESD)。靜電放電(ESD)保護可以是裝置本身的一部分，以及可以包括用于裝置的輸入和輸出引腳的特殊設計技術。外部保護元件也可以在電路布局中一起使用。對于傳統的靜電放電保護電路，通常從輸入/輸出(Input/Output，I/O)節點至電源節點(supplynode)形成耦合路徑。當發生靜電放電(ESD)事件時，輸入/輸出(I/O)節點上的干擾(disturbance)會導致該電源節點上的另一干擾，且這會損壞耦接于該電源節點的敏感元件。此外，通過相鄰的輸入/輸出(I/O)節點之間的互耦，其它相鄰的輸入/輸出(I/O)節點也會受到該干擾的影響。因此，需要提供一種新穎的解決方案來解決現有技術的問題。
技術實現思路
有鑒于此，本專利技術的目的之一在于提供一種靜電放電保護電路及用于靜電放電保護的方法，以解決上述問題。在一些優選的實施例中，本專利技術有關于一種靜電放電(ESD)保護電路，其包括箝位電路、開關組件和偵測電路。箝位電路耦接在靜電放電總線和接地節點之間。開關組件耦接在電源節點和靜電放電總線之間。偵測電路用于偵測是否發生靜電放電(ESD)事件。當沒有發生所述靜電放電事件時，所述偵測電路閉合(close)所述開關組件，使得所述靜電放電總線耦接于所述電源節點；以及，當發生所述靜電放電事件時，所述偵測電路斷開(open)所述開關組件，使得所述靜電放電總線與所述電源節點分離開(decoupledfrom)。在一些實施例中，當沒有發生所述靜電放電事件時，所述箝位電路是開路的，以及，當發生所述靜電放電事件時，所述箝位電路形成從所述靜電放電總線至所述接地節點的電流路徑。在一些實施例中，所述靜電放電保護電路還包括：輸入/輸出(I/O)焊墊、第一二極管和第二二極管。第一二極管具有耦接于所述輸入/輸出(I/O)焊墊的陽極和耦接于所述靜電放電總線的陰極。第二二極管具有耦接于所述接地節點的陽極和耦接于所述輸入/輸出(I/O)焊墊的陰極。在一些實施例中，所述靜電放電保護電路還包括上拉電路、下拉電路和預驅動器。上拉電路用于將所述電源節點選擇性地耦接至所述輸入/輸出焊墊。下拉電路用于將所述接地節點選擇性地耦接至所述輸入/輸出焊墊。預驅動器用于控制所述上拉電路和所述下拉電路。在一些實施例中，所述上拉電路為第一晶體管，所述第一晶體管具有耦接于所述預驅動器的控制端、耦接于所述電源節點的第一端和耦接于所述輸入/輸出焊墊的第二端；以及，所述下拉電路為第二晶體管，所述第二晶體管具有耦接于所述預驅動器的控制端、耦接于所述輸入/輸出焊墊的第一端和耦接于所述接地節點的第二端。在一些實施例中，所述第一晶體管為PMOS晶體管，以及，所述第二晶體管為NMOS晶體管。在一些實施例中，所述偵測電路包括第一電阻和第二電阻。第一電阻耦接在所述靜電放電總線和中間節點之間。第二電阻耦接在所述中間節點和所述接地節點之間。在一些實施例中，所述第二電阻的電阻值與所述第一電阻的電阻值相同。在一些實施例中，所述偵測電路還包括第三晶體管和第四晶體管。第三晶體管具有耦接于所述電源節點的控制端、耦接于所述中間節點的第一端和耦接于第一節點的第二端。第四晶體管具有耦接于所述電源節點的控制端、耦接于所述靜電放電總線的第一端和耦接于所述第一節點的第二端。在一些實施例中，所述第三晶體管為NMOS晶體管，以及，所述第四晶體管為PMOS晶體管。在一些實施例中，所述開關組件包括第五晶體管。第五晶體管具有耦接于所述第一節點的控制端、耦接于所述電源節點的第一端、耦接于所述靜電放電總線的第二端和耦接于所述靜電放電總線的基底端。在一些實施例中，所述第五晶體管為PMOS晶體管。在一些實施例中，當沒有發生所述靜電放電事件時，所述第三晶體管是接通的，以及所述第四晶體管是斷開的，使得所述第五晶體管是接通的；以及，當發生所述靜電放電事件時，所述第三晶體管是斷開的，以及所述第四晶體管是接通的，使得所述第五晶體管是斷開的。在一些實施例中，所述偵測電路還包括第六晶體管和第七晶體管。第六晶體管具有耦接于所述中間節點的控制端、耦接于所述電源節點的第一端和耦接于第二節點的第二端。第七晶體管具有耦接于所述電源節點的控制端、耦接于所述中間節點的第一端和耦接于所述第二節點的第二端。在一些實施例中，所述第六晶體管和所述第七晶體管為PMOS晶體管。在一些實施例中，所述偵測電路還包括第八晶體管和第九晶體管。第八晶體管具有耦接于所述電源節點的控制端、耦接于所述中間節點的第一端和耦接于第三節點的第二端。第九晶體管具有耦接于所述第二節點的控制端、耦接于所述第三節點的第一端和耦接于所述靜電放電總線的第二端。在一些實施例中，所述第八晶體管為NMOS晶體管，以及，所述第九晶體管為PMOS晶體管。在一些實施例中，所述開關組件包括第十晶體管和第十一晶體管。第十晶體管具有耦接于所述中間節點的控制端、耦接于所述電源節點的第一端、耦接于第四節點的第二端和耦接于所述電源節點的基底端。第十一晶體管具有耦接于所述第三節點的控制端、耦接于所述第四節點的第一端、耦接于所述靜電放電總線的第二端和耦接于所述靜電放電總線的基底端。在一些實施例中，所述第十晶體管和所述第十一晶體管為PMOS晶體管。在一些實施例中，當沒有發生所述靜電放電事件時，所述第六晶體管是接通的，所述第七晶體管是斷開的，所述第八晶體管是接通的，以及所述第九晶體管是斷開的，使得所述第十晶體管和所述第十一晶體管均是接通的；以及，當發生所述靜電放電事件時，所述第九晶體管是接通的，使得所述第十一晶體管是斷開的。在另一優選的實施例中，本專利技術關于一種用于靜電放電(ESD)保護的方法。該方法包括以下步驟：偵測是否發生靜電放電事件；當沒有發生所述靜電放電事件時，閉合開關組件，使得靜電放電總線耦接于所述電源節點，其中，所述開關組件耦接在所述電源節點和所述靜電放電總線之間；以及當發生所述靜電放電事件時，斷開所述開關組件，使得所述靜電放電總線與所述電源節點分離開；其中，在靜電放電總線和接地節點之間耦接有箝位電路。在一些實施例中，當沒有發生所述靜電放電事件時，所述箝位電路是開路的，以及，當發生所述靜電放電事件時，所述箝位電路形成從所述靜電放電總線至所述接地節點的電流路徑。在本專利技術提供的靜電放電保護電路及用于靜電放電保護的方法中，當發生靜電放電事件時，斷開耦接在電源節點與靜電放電總線之間的開關組件，使得靜電放電總線與電源節點分離開，從而可以提高靜電保護電路的電壓穩定性。本領域技術人員在閱讀附圖所示優選實施例的下述詳細描述之后，可以毫無疑義地理解本專利技術的這些目的及其它目的。附圖說明通過參考附圖閱讀下述的詳細描述和示例之后，可以毫無疑義地理解本專利技術，其中：圖1是根據本專利技術實施例的一種靜電放電(ESD)保護電路的示意圖；圖2是本文檔來自技高網...

【技術保護點】
一種靜電放電保護電路，其特征在于，包括：箝位電路，耦接在靜電放電總線與接地節點之間；開關組件，耦接在電源節點與所述靜電放電總線之間；以及偵測電路，用于偵測是否發生靜電放電事件；其中，當沒有發生所述靜電放電事件時，所述偵測電路閉合所述開關組件，使得所述靜電放電總線耦接于所述電源節點；以及，當發生所述靜電放電事件時，所述偵測電路斷開所述開關組件，使得所述靜電放電總線與所述電源節點分離開。

【技術特征摘要】
2015.12.11 US 62/266,081;2016.05.09 US 15/149,2621.一種靜電放電保護電路，其特征在于，包括：箝位電路，耦接在靜電放電總線與接地節點之間；開關組件，耦接在電源節點與所述靜電放電總線之間；以及偵測電路，用于偵測是否發生靜電放電事件；其中，當沒有發生所述靜電放電事件時，所述偵測電路閉合所述開關組件，使得所述靜電放電總線耦接于所述電源節點；以及，當發生所述靜電放電事件時，所述偵測電路斷開所述開關組件，使得所述靜電放電總線與所述電源節點分離開。2.如權利要求1所述的靜電放電保護電路，其特征在于，當沒有發生所述靜電放電事件時，所述箝位電路是開路的，以及，當發生所述靜電放電事件時，所述箝位電路形成從所述靜電放電總線至所述接地節點的電流路徑。3.如權利要求1所述的靜電放電保護電路，其特征在于，所述靜電放電保護電路還包括：輸入/輸出焊墊；第一二極管，具有耦接于所述輸入/輸出焊墊的陽極和耦接于所述靜電放電總線的陰極；以及第二二極管，具有耦接于所述接地節點的陽極和耦接于所述輸入/輸出焊墊的陰極。4.如權利要求3所述的靜電放電保護電路，其特征在于，所述靜電放電保護電路還包括：上拉電路，用于將所述電源節點選擇性地耦接至所述輸入/輸出焊墊；下拉電路，用于將所述接地節點選擇性地耦接至所述輸入/輸出焊墊；以及預驅動器，用于控制所述上拉電路和所述下拉電路。5.如權利要求4所述的靜電放電保護電路，其特征在于，所述上拉電路為第一晶體管，所述第一晶體管具有耦接于所述預驅動器的控制端、耦接于所述電源節點的第一端和耦接于所述輸入/輸出焊墊的第二端；以及，所述下拉電路為第二晶體管，所述第二晶體管具有耦接于所述預驅動器的控制端、耦接于所述輸入/輸出焊墊的第一端和耦接于所述接地節點的第二端。6.如權利要求5所述的靜電放電保護電路，其特征在于，所述第一晶體管為PMOS晶體管，以及，所述第二晶體管為NMOS晶體管。7.如權利要求1所述的靜電放電保護電路，其特征在于，所述偵測電路包括：第一電阻，耦接在所述靜電放電總線和中間節點之間；第二電阻，耦接在所述中間節點和所述接地節點之間；第三晶體管，具有耦接于所述電源節點的控制端、耦接于所述中間節點的第一端和耦接于第一節點的第二端；以及第四晶體管，具有耦接于所述電源節點的控制端、耦接于所述靜電放電總線的第一端和耦接于所述第一節點的第二端；其中，所述第一節點耦接于所述開關組件。8.如權利要求7所述的靜電放電保護電路，其特征在于，所述第二電阻的電阻值與所述第一電阻的電阻值相同。9.如權利要求7所述的靜電放電保護電路，其特征在于，所述開關組件包括：第五晶體管，具有耦接于所述第一節點的控制端、耦接于所述電源節點的第一端、耦接于所述靜電放...

【專利技術屬性】
技術研發人員：陳郁仁，莊健暉，
申請(專利權)人：聯發科技股份有限公司，
類型：發明
國別省市：中國臺灣,71