具有省電特征的集成電路制造技術

一種集成電路，包括：第一晶體管，所述第一晶體管包括第一電流電極、第二電流電極和主體聯結；第一導線，所述第一導線耦合在所述第一電流電極與第一電源電壓之間；以及第二導線，所述第二導線耦合到所述第二電流電極。所述第二導線的電阻比所述第一導線的電阻至少大5％。所述主體聯結耦合到第二電源電壓。所述第一電源電壓不同于所述第二電源電壓。

Integrated circuit with power saving features

An integrated circuit includes a first transistor, the first transistor includes a first current electrode and the second current electrode and the main connection; first conductor, the first conductor is coupled between the first current electrode and the first power supply voltage; and a second conductor, the second conductor coupled to the second electrode current. The resistance of the second wire is greater than at least 5% of the resistance of the first wire. The main body coupling is coupled to the second power supply voltage. The first supply voltage is different from the second supply voltage.

【技術實現步驟摘要】
具有省電特征的集成電路
本專利技術大體上涉及集成電路，且更具體地說，涉及具有省電特征的集成電路。
技術介紹
省電持續成為對集成電路的重要要求，包括那些具有高性能要求的集成電路，例如處理器和芯片上系統(SoC)裝置。在各種應用中會需要減小功耗，所述各種應用可以是或可以不是其中電池為功率源的情形。例如，電流的量會影響攜載電流的結構的尺寸或特性，例如導電性。熱量產生也會是重要的問題。耗散熱量會要求大量額外的結構，例如風扇和散熱片。另外，可能存在與惡劣的環境條件相關的要求，在所述環境條件下必須能夠消耗電流。所述環境條件可能形成其中會因正常操作而大大增大例如泄漏電流等不合需要的電流的情形。因此，需要另外改進控制集成電路中的電流。
技術實現思路
根據本專利技術的一個方面，提供一種集成電路，包括：第一晶體管，所述第一晶體管包括第一電流電極、第二電流電極和主體聯結；第一導線，所述第一導線耦合在所述第一電流電極與第一電源電壓之間；以及第二導線，所述第二導線耦合到所述第二電流電極，其中所述第二導線的電阻比所述第一導線的電阻至少大5％，其中所述主體聯結耦合到第二電源電壓，并且所述第一電源電壓不同于所述第二電源電壓。根據本專利技術的另一方面，提供一種方法，包括：在集成電路的有源裝置層中形成晶體管，其中所述晶體管包括第一電流電極、第二電流電極和主體聯結；在所述集成電路的互連層中形成互連結構；在所述集成電路的強力金屬層中形成第一導線，其中所述第一導線通過第一組所述互連結構耦合到所述第一電流電極；以及在所述集成電路的所述強力金屬層中形成第二導線，其中所述第二導線通過第二組所述互連結構耦合到所述第二電流電極，其中所述第二導線的電阻大于所述第一導線的電阻以在所述第二電流電極處產生與通過所述第二導線的電流成正比的偏置電壓。附圖說明本專利技術為借助于例子示出并且不受附圖的限制，在附圖中類似標記指示類似元件。為簡單和清晰起見示出各圖中的元件，并且這些元件未必按比例繪制。圖1是受益于減小的泄漏電流的電路；圖2是包括有益于圖1的電路的配電網格結構的集成電路的一部分的截面；圖3是圖2的集成電路的部分的頂視圖；以及圖4是包括圖1到3的特征的集成電路的速度分布；以及圖5示出圖2和3的結構的替代結構或補充結構。具體實施方式在一個方面中，晶體管的電流電極與電源端之間的電阻能通過使閾值電壓隨電流增大而增大來減小電流通過晶體管的斷開狀態傳導從而使得熱耗散減小。參考圖式和以下描述能更好地理解這一點。圖1中示出的是集成電路的電路10。電路10具有P溝道晶體管12、N溝道晶體管16以及電阻18。晶體管12具有連接到正電源端VDD的第一電流電極、用于接收信號V1的控制電極、連接到正電源端VDD的聯阱，以及第二電流電極。聯阱還可以被稱為主體聯結。晶體管16具有連接到晶體管12的第二電流電極的第一電流電極、用于接收信號V2的控制電極、連接到電壓節點VSSR的第二電流電極，以及連接到電源端VBB的襯底聯結。在典型操作中，從電源端VDD(典型地用于接收正電源電壓)到電路的電阻與來自電源端VSS(通常接地但是典型地至少相對于VDD為負)的電阻相同。在這種情況下，除了這些相等的典型電阻以外，還存在另外的電阻18，獲得所述電阻18以在減小功耗尤其有利的情況下減小功耗。晶體管12的第一電流電極和晶體管16的第二電流電極耦合為源極，而晶體管12的第二電流電極和晶體管16的第一電流電極耦合為漏極。通過晶體管12和16的柵極實施控制電極。圖2中示出的是呈現圖1的電路10的集成電路100。集成電路100包括襯底102、在襯底102的一部分中且在襯底102上方的有源裝置結構區域104、在有源裝置結構區域104上方的互連區域106，以及在互連區域106上方的供配電結構108。供配電結構108包括具有寬度111的VDD導體110、具有寬度113的VSSR導體112、具有寬度115的VBB導體114、具有與VDD導體110相同的寬度的VDD導體116、具有與VSSR導體112相同的寬度的VSSR導體118，以及具有與VBB導體114的寬度相同的寬度的VBB導體。導體110、112、114、116、118和120具有大體上相同的高度并且由層間電介質122覆蓋。供配電結構108是金屬層，主要目的是為集成電路100的電路提供功率。一般來說，對于任何給定電路通過VDD和VSS的類似長度的導電材料實現電源的布線。VBB的布線并不如此敏感，因為極少有電流從VBB流動。另一方面，攜載VDD和VSS的導體攜載明顯更多電流。寬度113小于寬度111，使得攜載VSS比攜載VDD呈現更多電阻。此更大電阻由電阻18表示，并且因此電壓VSSR大于電壓VSS。這使用典型術語，其中VDD是針對正電源電壓，并且VSS是針對相對于VDD處的電壓為負的電壓。在不同情況下可以進行顛倒，使得可以顛倒VDD和VSS。有效量的電阻差異可以小至5％。更大的差異(例如10％)可以更有效。當差異變得更大時可能存在可能限制有效性的發揮作用的折衷。但是可發現明顯更高的差異(例如30％或甚至更高)會有效。圖3中示出的是供配電結構108的頂視圖，示出導體110、112、114、116、118和120，所述導體作為平行的電源總線如導線運行在集成電路100上方。圖4中示出的是關于速度性能具有與集成電路100相同的設計和構造的許多集成電路的分布400。集成電路的速度越快，泄漏電流就越高。速度性能與下限閾值電壓相關。因此具有更高速度性能(在圖4中表示為更快)的集成電路趨于比圖4中表示為更慢的集成電路消耗更多功率。通過電阻18減小此差異。在操作中，通過減小VSSR導體(導體112和118)的寬度，電阻高于如由電阻18表示的VDD導體的情況。當電流流過電阻18時，第二電流電極(第二電流電極是晶體管16的源極)上的電壓增大。當主體聯結保持在VSS時電源電壓的增大引起主體聯結與源極(所述源極具有增加晶體管16的閾值電壓的作用)之間的電壓差異。閾值電壓的增大引起給定電壓的輸入信號V2的電流減小。另外，電壓VSSR的電壓增大降低了漏極到源極電壓，這還降低了電流。對于更快的裝置以及裝置伴隨的下限閾值電壓，電流往往會更高，但是這會引起甚至更大地增大閾值電壓并且減小漏極到源極電壓。因此，更快的裝置具有更多的電流流動，但是通過增大源極上的電壓減小了更多電流流動的量。電阻18的此作用對更慢的裝置明顯較小，因此電阻18的作用使得貫穿更快的裝置和更慢的裝置的電流的差異減小。因為VBB與VSS隔離，所以VBB的反向偏壓無變化，并且由于連接到僅主體聯結，因此存在最少加載。5中示出的是在對電路進行導線(例如VSS)布線時使用數目減少的通孔來形成電阻18的另外的方法。圖5中示出的是結構500，其中上導體層502使用間隔開距離A的三個通孔506、508和510向下導體層提供VDD。圖5中還示出上導體層512，所述上導體層512在到電路(例如電路10)的布線中向下導體層504提供VSS。通過使用更少通孔，導體層512與導體層514之間的電阻大于導體層502與導體層504之間的電阻。因此可以通過減少通孔的數目獲得或增強由電阻18表示的電阻差異。另外的導體層520在導體層502之上并且通過通孔522、524和本文檔來自技高網...

【技術保護點】
一種集成電路，其特征在于，包括：第一晶體管，所述第一晶體管包括第一電流電極、第二電流電極和主體聯結；第一導線，所述第一導線耦合在所述第一電流電極與第一電源電壓之間；以及第二導線，所述第二導線耦合到所述第二電流電極，其中所述第二導線的電阻比所述第一導線的電阻至少大5％，其中所述主體聯結耦合到第二電源電壓，并且所述第一電源電壓不同于所述第二電源電壓。

【技術特征摘要】
2015.09.22 US 14/860,9011.一種集成電路，其特征在于，包括：第一晶體管，所述第一晶體管包括第一電流電極、第二電流電極和主體聯結；第一導線，所述第一導線耦合在所述第一電流電極與第一電源電壓之間；以及第二導線，所述第二導線耦合到所述第二電流電極，其中所述第二導線的電阻比所述第一導線的電阻至少大5％，其中所述主體聯結耦合到第二電源電壓，并且所述第一電源電壓不同于所述第二電源電壓。2.根據權利要求1所述的集成電路，其特征在于，由于所述第二導線的寬度小于所述第一導線的寬度，因此所述第二導線的所述電阻比所述第一導線的所述電阻至少大5％。3.根據權利要求1所述的集成電路，其特征在于，由于耦合到所述第二導線的傳導通孔的數目小于耦合到所述第一導線的傳導通孔的數目，因此所述第二導線的所述電阻比所述第一導線的所述電阻至少大5％。4.根據權利要求1所述的集成電路，其特征在于，所述第一晶體管為N溝道金屬氧化物半導體，所述第一電流電極為漏極電極，所述第二電流電極為源極電極，并且所述第一電源電壓的幅值大于所述第二電源電壓的幅值。5.根據權利要求1所述的集成電路，其特征在于，所述第一晶體管為P溝道金屬氧化物半導體，所述第一電流電極為源極電極，所述第二電流電極為漏極電極，并且所述第一電源電壓的幅值大于所述第二電源電壓的幅值。6.根據權利要求1所述的集成電路，其特征在于，另外包括：第二晶體管，所述第二晶體管包括第一電流電極和第二電流電極；以及第三導線，所述第三導線耦合在所述第二晶體管的所述第一電流電極與所述第一電源電壓之間，其中所述第一導線另外耦合到所述第二晶體管的所述第二電流電極。7.根據權利要求1所述的集成電路，其特征在于，所述第一導線和所述第二導線形成于所述集成電路的強力金屬層中。8.根據權利要求7所述的集成電路，其特征在于，所述第一導線和所述第二導線具有相同厚度。9.根據權利要求1所述的集成電路，其特征在于，另外包括：襯底；形成于所述襯底上的有源電子裝置結構；以及耦合到所述有源電子裝置結構的一個或多個互連層，其中所述第一導線和所述第二導線形成于所述一個或多個互連層上方。10.根據權利要求1所述的集成電路，其特征在于，耦合到所述主體聯結的導線的寬度小于所述第一導線的寬度和所述第二導線的寬度。11.一種方法，其特征在于，包括：在集成電路的有源裝置層中形成晶體管，其中所述晶體管包括第一電流電極、第二電流電極和主體聯結；在所述集成電路的互連層中形成互連結構；在所述集...

【專利技術屬性】
技術研發人員：阿尼斯·M·杰拉爾，杰夫·沃納，大衛·提普，
申請(專利權)人：飛思卡爾半導體公司，
類型：發明
國別省市：美國,US