集成電路制造技術(shù)

一種集成電路，包括一第一導體及一第二導體，設(shè)置于上述集成電路的一層中，其中上述第一導體面朝一第一方向，上述第二導體面朝與上述第一方向垂直的一第二方向，且上述第二導體電性連接至上述第一導體；一第三導體，設(shè)置于上述集成電路的另一層中，面朝上述第二方向以及位在上述第二導體之上；一第一介層窗，連接上述第一及第三導體；以及一第二介層窗，連接上述第二及第三導體。

Integrated circuit

An integrated circuit comprises a first conductor and a second conductor arranged on the integrated circuit layer, wherein the first conductor facing a first direction and a second direction perpendicular to the first direction of the second and the second conductor conductor face, electrically connected to the first conductor; a third conductor. The integrated circuit is another layer, facing the second direction and position on the second conductor; a first dielectric layer window, connecting the first and three conductors; and a second dielectric layer window, connecting the second and the three conductor.

【技術(shù)實現(xiàn)步驟摘要】
集成電路
本專利技術(shù)涉及一種集成電路，尤其是指具有加強電遷移穩(wěn)定度的主動原子庫的集成電路。
技術(shù)介紹
半導體集成電路(IC)利用金屬內(nèi)連線(metallicinterconnect)以連接晶片上的各別元件。關(guān)于集成電路技術(shù)的持續(xù)尺寸縮減主要挑戰(zhàn)是金屬內(nèi)連線的電子遷移(electromigration,EM)故障。電子遷移指的是電流感應(yīng)金屬自擴散的現(xiàn)象。簡單地說，電子遷移是由于電流之間的動量交換(“電子風”力)造成導體里物質(zhì)傳輸?shù)陌l(fā)生。電子遷移促使的物質(zhì)損耗將導致拉應(yīng)力的發(fā)展，同時累積將導致區(qū)塊邊界上壓應(yīng)力的發(fā)展。回流流量起始于應(yīng)力梯度并且逆響應(yīng)電遷移通量。假如應(yīng)力超越孔洞形核(voidnucleation)的臨界值，這個線將失效。因為電路內(nèi)連線承載高電流密度，所以評估集成電路金屬化的穩(wěn)定度非常重要。舉例來說，薄膜集成電路內(nèi)連線在105到106安培/平方公分的范圍內(nèi)承載相對高的電流密度，在電子流方向中導致大的原子通量。因此，為了在標的電流密度的標的產(chǎn)物生命周期，有需要設(shè)計或者制造可以抵抗電遷移沖擊的集成電路。虛擬介層窗(dummyvia)(或者介層窗插塞)被加在導體上是一種方式。虛擬介層窗是非功能性的─它并未形成信號線的一部分。虛擬介層窗也是被動的─它不會被偏壓至任何電壓。虛擬介層窗的一端被連接至導體，另一端則浮接。對導體而言，虛擬介層窗成為一個被動式原子庫(passiveatomicreservoir)。此種方式在電子遷移上通常有較小的影響，因為導體的頂面不是主導的(dominant)電子遷移擴散路徑。研究顯示出介層窗是原子通量(flux)發(fā)散的地方，使得它們成為主要的電子遷移穩(wěn)定度的關(guān)注點。在另一種方式中，通過擴大不同地方的導體寬度，虛擬線(dummyline)被加在導體上。對導體而言，虛擬線成為一個被動式原子庫。這種方式有它自己的缺陷。當導體的電流方向改變時，先前的被動式原子庫可能變成會惡化(worsen)電子遷移生命周期的被動式原子槽(passiveatomicsink)。因此，這些地方需要改良。
技術(shù)實現(xiàn)思路
本公開提供一種集成電路，包括：一第一導體及一第二導體，設(shè)置于上述集成電路的一層中，其中上述第一導體面朝一第一方向，上述第二導體面朝與上述第一方向垂直的一第二方向，且上述第二導體電性連接至上述第一導體；一第三導體，設(shè)置于上述集成電路的另一層中，面朝上述第二方向以及位在上述第二導體之上；一第一介層窗，連接上述第一及第三導體；以及一第二介層窗，連接上述第二及第三導體。在本公開的一實施例，其中上述第二導體連接至上述集成電路的一浮動N型主動區(qū)。在本公開的一實施例，其中上述第三導體直接位于上述第二導體之上，且在上述第一方向及上述第二方向皆具有大于上述第二導體的尺寸。在本公開的一實施例，其中上述第二導體在上述第一方向具有大于上述第三導體的尺寸。在本公開的一實施例，還包括一第四導體，設(shè)置于上述集成電路的上述另一層中，上述第四導體位于上述第二導體之上且平行于上述第三導體，其中上述第二導體在上述第一方向上窄于上述第三導體、上述第四導體及位于上述第三導體與上述第四導體間的一間距的總尺寸。在本公開的一實施例，其中上述第二導體及上述第四導體連接至上述集成電路的一第一共用浮動N型主動區(qū)。在本公開的一實施例，其中上述第二介層窗的電阻值高于上述第一介層窗的電阻值。在本公開的一實施例，還包括：至少一介層窗，連接至鄰近于上述第一介層窗的上述第一導體及上述第三導體。在本公開的一實施例，還包括：一第三介層窗，著落在上述第一導體上、鄰近于上述第一介層窗，并將上述第一導體連接至上述集成電路的一標準單元。本公開提供一種集成電路，包括：一第一導體及一第二導體，設(shè)置上述集成電路的一層中，其中上述第一導體面朝一第一方向，上述第二導體面朝與上述第一方向垂直的一第二方向，以及上述第二導體實體連接至上述第一導體；一第三導體，設(shè)置上述集成電路的另一層中，面朝上述第二方向，且位在上述第二導體之上；一第一介層窗，連接上述第一導體及上述第三導體；一第二介層窗，連接上述第二導體及上述第三導體；以及一N型主動區(qū)，位于上述集成電路的一層的下方且電性連接至上述第二導體，其中上述第一導體及上述第三導體為上述集成電路的電源軌且用以被偏壓至一第一電壓。在本公開的一實施例，其中上述第三導體沿著上述第一方向及第二方向皆具有大于第二導體的尺寸。在本公開的一實施例，還包括：一或多個介層窗，連接鄰近于上述第一介層窗的上述第一導體及上述第三導體。本公開提供一種集成電路，包括：一第一導體及一第二導體，設(shè)置于上述集成電路的一層中，其中上述第一導體面朝一第一方向，上述第二導體面朝與上述第一方向垂直的一第二方向，以及上述第二導體的一部分連接至上述第一導體；一第三導體，設(shè)置于上述集成電路的另一層中，面朝上述第二方向且位在上述第二導體之上；一第一介層窗，連接上述第一導體及上述第三導體；一第二介層窗，連接上述第二導體及上述第三導體；一N型主動區(qū)，位于上述集成電路的上述層的下方且電性連接至上述第二導體；以及一第四導體，設(shè)置于上述集成電路的上述層中，且面朝上述第一方向，其中：上述第二導體與上述第四導體分隔開；上述第一導體、上述第三導體以及上述第四導體為上述集成電路的電源軌；上述第一導體及上述第三導體用以偏壓至一第一電壓；以及上述第四導體用以偏壓至與上述第一電壓不同的一第二電壓。附圖說明從閱讀以下的詳細說明并搭配說明書附圖，能對本公開有最佳的理解。必須強調(diào)的是，根據(jù)工業(yè)上的標準作業(yè)，各種特征并沒有按比例畫出，僅做說明用途。事實上，為了更清晰的討論，各種特征的尺寸可能隨意增加或減小。圖1是集成電路的透視圖。圖2是圖1集成電路內(nèi)互連(interconnect)結(jié)構(gòu)的部分透視圖，上述互連結(jié)構(gòu)是根據(jù)本公開的各個特征所建造。圖3、4、5、6、7、8、9和10是根據(jù)本公開的一些實施例所實現(xiàn)的圖1集成電路內(nèi)互連結(jié)構(gòu)的部分的頂視圖。圖11是展示出利用本公開的實施例以改善電子遷移穩(wěn)定度的圖。圖12A及12B是描繪出利用本公開實施例的集成電路中的電網(wǎng)(powergrid)及標準單元的放置。圖13A是為本公開的某些實施例中具有位在一電網(wǎng)上的主動原子庫的一集成電路的一局部透視圖。圖13B是根據(jù)本公開的某些實施例描繪出圖13A中具有電網(wǎng)、標準單元與主動原子庫的一集成電路的俯視圖，上述集成電路。圖14及15是根據(jù)本公開的某些實施例描繪出圖13A中的集成電路的電網(wǎng)及主動原子庫。附圖標記說明：100、200～集成電路；102、202～基板；104～線路層；105～互連結(jié)構(gòu)；106～第一導體；107～第二導體；106a、106b、106c、106d、116a、116b、116c、116d～導體；108、108a、108b、108c、108d、114、114a、114b、114c、114d、114e、114f～金屬插塞；109、117、216、217～電子路徑；110～區(qū)域；111、111a、111b、111c、111d、111e、111f、211A、211B、211C、211D、211E、211J、211K、211L、211M、211N～主動原子庫；112、112a、112b、112c、112d、112e、112f、210、本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種集成電路，包括：一第一導體及一第二導體，設(shè)置于上述集成電路的一層中，其中上述第一導體面朝一第一方向，上述第二導體面朝與上述第一方向垂直的一第二方向，且上述第二導體電性連接至上述第一導體；一第三導體，設(shè)置于上述集成電路的另一層中，面朝上述第二方向以及位在上述第二導體之上；一第一介層窗，連接上述第一導體及第三導體；以及一第二介層窗，連接上述第二導體及第三導體。

【技術(shù)特征摘要】
2015.11.16 US 14/941,770;2016.04.14 US 15/098,8941.一種集成電路，包括：一第一導體及一第二導體，設(shè)置于上述集成電路的一層中，其中上述第一導體面朝一第一方向，上述第二導體面朝與上述第一方向垂直的一第二方向，且上述第二導體電性連接至上述第一導體；一第三導體，設(shè)置于上述集成電路的另一層中，面朝上述第二方向以及位在上述第二導體之上；一第一介層窗，連接上述第一導體及第三導體；以及一第二介層窗，連接上述第二導體及第三導體。2.如權(quán)利要求1所述的集成電路，其中上述第一及第三導體偏壓至上述集成電路的一負電源電壓。3.如權(quán)利要求2所述的集成電路，其中上述第一導體、上述第二導體及上述第三導體用以建立沿著上述第一導體遠離上述第一介層窗的一第一電子路徑以及沿著上述第二導體至上述第一介層窗的一第二電子路徑，其中上述第一電子路徑的電流密度大于上述第二電子路徑的電流密度。4.如權(quán)利要求1所述的集成電路，其中上述第一導體及上述第三導體偏壓至上述集成電路的一正電源電壓。5.如權(quán)利要求4所述的集成電路，其中上述第一導體、上述第二導體以及上述第三導體用以建立沿著上述第一導體至上述第一介層窗的一第一電子路徑以及沿著上述第二導體至上述第一介層窗的一第二電子路徑，其中上述第一電子路徑的電流密度大于上述第二電子路徑的電流密度。6.如權(quán)利要求1所述的集成電路，還包括：一第四導體，設(shè)置于上述集成電路的上述層中，面朝上述第二方向，其中上述第四導體電性連接至相對于上述第二導體的上述第一導體；以及一第三介層窗，連接上述第三導體及上述第四導體。7.如權(quán)利要求1所述的集成電路，還包括：一第四導體，設(shè)置于上述集成電路的上述層中，平行于上述第二導體，且電性連接至上述第一導體；一第五導體，設(shè)置于上述集成電路的上...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：郭大鵬，林明賢，
申請(專利權(quán))人：臺灣積體電路制造股份有限公司，
類型：發(fā)明
國別省市：中國臺灣,71