溝槽柵IGBT及制作方法技術

本發明專利技術公開了一種溝槽柵IGBT，包括：漂移區，集電區，P型體區；柵極溝槽以及形成于柵極溝槽底部表面和側面的柵介質層和填充于柵極溝槽中多晶硅柵。多晶硅柵的頂部表面低于區熔硅的頂部表面，源區通過帶傾角的自對準離子注入形成于多晶硅柵頂部的柵極溝槽兩側的區熔硅中；P+接觸區形成于P型體區的表面，P+接觸區和源區都通過接觸孔連接到發射極。本發明專利技術還公開了一種溝槽柵IGBT的制造方法。本發明專利技術通過自對準離子注入能減少源區的寬度，從而能減少P型體區的寄生電阻，提高器件的抗閂鎖能力。

Trench grid IGBT and manufacturing method thereof

The invention discloses a trench gate IGBT, including: drift region, collector area, P type body region; a gate dielectric layer is formed on the gate and the gate trench trench bottom and side surfaces and fill in the trench gate polysilicon gate. The top surface of the polysilicon gate below the top surface of the silicon melt region, the source region through angled ion implantation self-aligned gate trench formed on the polysilicon gate on both sides of the top zone melting silicon; P+ surface contact area is formed on the P zone, P+ contact region and the source region through the emitter contact Kong Lian received. The invention also discloses a method for manufacturing a trench gate IGBT. The invention can reduce the width of the source area by self-aligned ion implantation, thereby reducing the parasitic resistance in the P type region and improving the anti latch ability of the device.

【技術實現步驟摘要】
溝槽柵IGBT及制作方法
本專利技術涉及半導體集成電路制造領域，特別是涉及一種溝槽柵絕緣柵雙極型晶體管(InsulatedGateBipolarTransistor，IGBT)，本專利技術還涉及一種溝槽柵IGBT的制作方法。
技術介紹
IGBT是由雙極型三極管(BJT)和絕緣柵型場效應管(MOSFET)組成的復合全控型電壓驅動式功率半導體器件,兼有MOSFET的高輸入阻抗和電力雙極型三極管(GTR)的低導通壓降兩方面的優點。IGBT器件在工業領域有重要應用，對可靠性的要求非常高，其中抗閂鎖能力直接影響器件可靠性的表現。如圖1所示，是現有平面柵IGBT的結構示意圖；圖1主要是為了說明IGBT的基本結構和閂鎖機理，現有平面柵IGBT包括：漂移區(Drift)101，通常由N型輕摻雜即N-摻雜的區熔硅組成。在漂移區101的表面選定區域形成有由P型阱組成的P型體區102。柵氧化層103和多晶硅柵104形成于區熔硅的表面。多晶硅柵104呈平面結構并覆蓋在P型體區102的表面，被多晶硅柵104所覆蓋的P型體區102表面用于形成溝道；相鄰兩個P型體區102表面選定多晶硅柵104連接在一起。由N+區組成的源區106形成于P型體區102的表面并和對應的多晶硅柵104的側面自對準,IGBT中源區106也稱N-base。層間膜105覆蓋在器件的表面，在層間膜105中形成有穿過層間膜105的接觸孔。由P+區組成的P+接觸區107形成于源區106對應的接觸孔的底部。P+接觸區107和底部的P型體區102相接觸且P+接觸去107側面和源區106相接觸。P+接觸去107和源區106同時通過接觸孔連接到由正面金屬層108組成的發射極。正面金屬層108還會形成柵極，底部的多晶硅柵104通過接觸孔連接到柵極。由P+區組成的集電區109形成于漂移區101的背面。通常，漂移區101對應的區熔硅一般形成于半導體襯底如硅襯底表面，集電區109通過對硅襯底進行背面減薄后形成。集電區109的背面形成有背面金屬層110，背面金屬層110作為器件的集電極，也稱為漏極。源區106也稱發射區。由圖1所示可知，源區106、P型體區102、漂移區101和集電區109會組成NPNP的疊層結構，該疊層結構即為寄生NPNP晶閘管。圖1中標記111所圈出的區域表示了由源區106、P型體區102和漂移區101組成的寄生NPN管的等效圖。寄生NPN管的基區為P型體區102，基區通過P+接觸區107連接到發射極并作為寄生NPN管的基極，電阻RB為寄生NPN管的寄生基區電阻。寄生PNP管由P+接觸區107、P型體區102、漂移區101和集電區109組成。圖1中的由下而上的箭頭線表示寄生NPNP晶閘管的漏電流方向。當電阻RB上的壓降達到能夠使寄生NPN管導通，并對寄生PNP管形成偏置，寄生NPNP晶閘管開啟，柵極失去控制功能，IGBT處于閂鎖失控狀態。降低寄生電阻RB是常用的提高抗閂鎖能力的方法。電阻RB的大小和源區106的寬度及源區106下部的P型體區102的雜質濃度相關，現有方法中，源區106的一側和多晶硅柵104自對準，源區106的另一側需要通過光刻定義，這樣會使得源區106的寬度不能得到很好的減小，使得電阻RB的降低受到源區106的寬度的限制。而提高P型體區102的雜質濃度則會對器件的性能產生影響。如圖2所示，是現有溝槽柵IGBT的結構示意圖；現有溝槽柵IGBT包括：漂移區201，通常由N型輕摻雜即N-摻雜的區熔硅組成。在漂移區201的表面選定區域形成有由P型阱組成的P型體區202。柵極溝槽形成于區熔硅頂部區域中，柵氧化層203形成于柵極溝槽的底部表面和側面，多晶硅柵204填充于柵極溝槽中。多晶硅柵204側面覆蓋在P型體區202的表面，被多晶硅柵204側面覆蓋的P型體區202表面用于形成溝道，該溝道為垂直溝道。由N+區組成的源區205形成于P型體區202的表面并和對應的多晶硅柵204的側面自對準。層間膜(未示出)覆蓋在器件的表面，在層間膜中形成有穿過層間膜的接觸孔。由P+區組成的P+接觸區206形成于源區205對應的接觸孔的底部。P+接觸區206和底部的P型體區202相接觸且P+接觸去207側面和源區205相接觸。P+接觸去207和源區205同時通過接觸孔連接到由正面金屬層207組成的發射極。正面金屬層207還會形成柵極，底部的多晶硅柵204通過接觸孔連接到柵極。由P+區組成的集電區208形成于漂移區201的背面。通常，漂移區201對應的區熔硅一般形成于半導體襯底如硅襯底表面，集電區208通過對硅襯底進行背面減薄后形成。集電區208的背面形成有背面金屬層209，背面金屬層209作為器件的集電極，也稱為漏極。和圖1所示結構相似，圖2中，源區205的一側和多晶硅柵204自對準，源區205的另一側需要通過光刻定義，源區205的寬度會受限于光刻機線寬及對準精度，這樣會使得源區205的寬度不能得到很好的減小且減少的成本較高，使得電阻RB的降低受到源區205的寬度的限制。而提高P型體區202的雜質濃度則會對器件的性能產生影響。
技術實現思路
本專利技術所要解決的技術問題是提供一種溝槽柵IGBT，能降低P型體區的寄生電阻，從而提高器件的抗閂鎖能力。為此，本專利技術還提供一種溝槽柵IGBT的制作方法。為解決上述技術問題，本專利技術提供的溝槽柵IGBT包括：漂移區，由N型輕摻雜的區熔硅組成。集電區，由形成于所述漂移區的背面且和所述漂移區相接觸的P+區組成。P型體區，由形成于所述漂移區頂部且和所述漂移區相接觸的P型阱組成。柵極溝槽，形成于所述區熔硅的頂部且所述柵極溝槽穿過所述P型阱；在所述柵極溝槽的底部表面和側面形成有柵介質層；在所述柵極溝槽中填充有由多晶硅組成的多晶硅柵。所述多晶硅柵的頂部表面低于所述區熔硅的頂部表面從而使所述多晶硅柵頂部的所述柵極溝槽兩側的側面露出，N型重摻雜的源區通過帶傾角的自對準離子注入形成于所述多晶硅柵頂部的所述柵極溝槽兩側的所述區熔硅中，所述自對準離子注入的掩模由所述多晶硅柵和所述柵極溝槽形成時的硬掩模層組成；所述源區和所述P型體區相接觸。P+接觸區，形成于所述P型體區的表面，所述P+接觸區和所述源區側面接觸，所述P+接觸區和所述源區都通過接觸孔連接到發射極。通過所述自對準離子注入減少所述源區的寬度，從而減少所述源區和所述P型體區的接觸寬度，從而減少所述P型體區的寄生電阻，提高器件的抗閂鎖能力。進一步的改進是，所述區熔硅形成于半導體襯底表面，所述集電區形成于減薄后的所述半導體襯底背面。進一步的改進是，所述半導體襯底為硅襯底。進一步的改進是，在所述集電區背面形成有背面金屬層，由所述背面金屬層引出集電極。進一步的改進是，所述柵介質層為柵氧化層。進一步的改進是，通過調節所述自對準離子注入的注入能量和注入角度調節所述源區的寬度。為解決上述技術問題，本專利技術提供的溝槽柵IGBT的制造方法包括如下步驟：步驟一、提供N型輕摻雜的區熔硅并由所述區熔硅組成漂移區。步驟二、在所述區熔硅正面進行P型阱注入并進行退火推阱形成由P型阱組成的P型體區，所述P型體區位于所述漂移區頂部且和所述漂移區相接觸。步驟三、在所述區熔硅表面形成硬掩模層，對所述硬掩模層進行光刻刻蝕將柵極溝槽形成區域打開；在所述硬掩模本文檔來自技高網...

【技術保護點】
一種溝槽柵IGBT，其特征在于，包括：漂移區，由N型輕摻雜的區熔硅組成；集電區，由形成于所述漂移區的背面且和所述漂移區相接觸的P+區組成；P型體區，由形成于所述漂移區頂部且和所述漂移區相接觸的P型阱組成；柵極溝槽，形成于所述區熔硅的頂部且所述柵極溝槽穿過所述P型阱；在所述柵極溝槽的底部表面和側面形成有柵介質層；在所述柵極溝槽中填充有由多晶硅組成的多晶硅柵；所述多晶硅柵的頂部表面低于所述區熔硅的頂部表面從而使所述多晶硅柵頂部的所述柵極溝槽兩側的側面露出，N型重摻雜的源區通過帶傾角的自對準離子注入形成于所述多晶硅柵頂部的所述柵極溝槽兩側的所述區熔硅中，所述自對準離子注入的掩模由所述多晶硅柵和所述柵極溝槽形成時的硬掩模層組成；所述源區和所述P型體區相接觸；P+接觸區，形成于所述P型體區的表面，所述P+接觸區和所述源區側面接觸，所述P+接觸區和所述源區都通過接觸孔連接到發射極；通過所述自對準離子注入減少所述源區的寬度，從而減少所述源區和所述P型體區的接觸寬度，從而減少所述P型體區的寄生電阻，提高器件的抗閂鎖能力。

【技術特征摘要】
1.一種溝槽柵IGBT，其特征在于，包括：漂移區，由N型輕摻雜的區熔硅組成；集電區，由形成于所述漂移區的背面且和所述漂移區相接觸的P+區組成；P型體區，由形成于所述漂移區頂部且和所述漂移區相接觸的P型阱組成；柵極溝槽，形成于所述區熔硅的頂部且所述柵極溝槽穿過所述P型阱；在所述柵極溝槽的底部表面和側面形成有柵介質層；在所述柵極溝槽中填充有由多晶硅組成的多晶硅柵；所述多晶硅柵的頂部表面低于所述區熔硅的頂部表面從而使所述多晶硅柵頂部的所述柵極溝槽兩側的側面露出，N型重摻雜的源區通過帶傾角的自對準離子注入形成于所述多晶硅柵頂部的所述柵極溝槽兩側的所述區熔硅中，所述自對準離子注入的掩模由所述多晶硅柵和所述柵極溝槽形成時的硬掩模層組成；所述源區和所述P型體區相接觸；P+接觸區，形成于所述P型體區的表面，所述P+接觸區和所述源區側面接觸，所述P+接觸區和所述源區都通過接觸孔連接到發射極；通過所述自對準離子注入減少所述源區的寬度，從而減少所述源區和所述P型體區的接觸寬度，從而減少所述P型體區的寄生電阻，提高器件的抗閂鎖能力。2.如權利要求1所述的溝槽柵IGBT，其特征在于：所述區熔硅形成于半導體襯底表面，所述集電區形成于減薄后的所述半導體襯底背面。3.如權利要求2所述的溝槽柵IGBT，其特征在于：所述半導體襯底為硅襯底。4.如權利要求1所述的溝槽柵IGBT，其特征在于：在所述集電區背面形成有背面金屬層，由所述背面金屬層引出集電極。5.如權利要求1所述的溝槽柵IGBT，其特征在于：所述柵介質層為柵氧化層。6.如權利要求1所述的溝槽柵IGBT，其特征在于：通過調節所述自對準離子注入的注入能量和注入角度調節所述源區的寬度。7.一種溝槽柵IGBT的制造方法，其特征在于，包括如下步驟：步驟一、提供N型輕摻雜的區熔硅并由所述區熔硅組成漂移區；步驟二、在所述區熔硅正面進行P型阱注入并進行退火推阱形成由P型阱組成的P型體區，所述P型體區位于所述漂移區頂部且和所述漂移區相接觸；步驟三、在所述區熔硅表面形成硬掩模層，對所述硬掩模層進行光刻刻蝕將柵極溝槽形成區域打開；在所述硬掩模層的定義下對所述區熔硅進行刻蝕形成柵極溝槽；步驟四、在所述柵極溝槽的的底部表面和側面形成有柵介質層；步驟五、進行多晶硅生長，所述...

【專利技術屬性】
技術研發人員：黃璇，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：上海,31