屏蔽柵溝槽功率器件及其制造方法技術

本發明專利技術公開了一種屏蔽柵溝槽功率器件，柵極結構的多晶硅柵形成于深溝槽頂部側面，兩側的多晶硅柵之間形成有第二介質層且該第二介質層深入到多晶硅柵的底部，源極多晶硅形成于第二介質層的底部，在源極多晶硅和深溝槽的側面和底部表面之間隔離有底部介質層。第二介質層實現源極多晶硅和多晶硅柵之間的隔離，能減少源極多晶硅和多晶硅柵之間的寄生電容。本發明專利技術還公開了一種屏蔽柵溝槽功率器件的制造方法。本發明專利技術能降低器件的柵源寄生電容，改善器件的輸入電容并提高器件的性能。

Shielded grid trench power device and manufacturing method thereof

The invention discloses a shielded gate trench power devices, polysilicon gate gate structure is formed on the top side of the deep trench, a second dielectric layer and the second dielectric layer into the polysilicon gate is formed between the bottom of the polysilicon gate on both sides of the source of polysilicon is formed on the second dielectric layer at the bottom of the bottom dielectric layer isolation between the source of polysilicon and deep groove side and bottom surface. The second dielectric layer achieves isolation between the source polysilicon and the polysilicon gate, thereby reducing parasitic capacitances between the source polysilicon and the polysilicon gate. The invention also discloses a method for manufacturing a shielding grid trench power device. The invention can reduce the grid source parasitic capacitance of the device, improve the input capacitance of the device and improve the performance of the device.

【技術實現步驟摘要】
屏蔽柵溝槽功率器件及其制造方法
本專利技術涉及一種半導體集成電路制造方法，特別是涉及一種屏蔽柵(ShieldGateTrench，SGT)溝槽功率器件；本專利技術還涉及一種屏蔽柵溝槽功率器件的制造方法。
技術介紹
如圖1A至圖1N所示，是現有屏蔽柵溝槽功率器件的制造方法各步驟中的器件結構示意圖；這種方法是采用自下而上的方法形成具有屏蔽柵的深溝槽分離側柵結構，包括如下步驟：步驟一、如圖1A所示，提供一半導體襯底如硅襯底101；在半導體襯底101的表面形成硬質掩模層102，硬質掩模層102能采用氧化層，或采用氧化層加氮化層。如圖1B所示，之后采用光刻工藝對硬質掩模層102進行刻蝕定義出柵極形成區域，之后再以硬質掩模層102為掩模對半導體襯底101進行刻蝕形成深溝槽103。步驟二、如圖1C所示，在深溝槽103的側面和底部表面形成氧化層104。步驟三、如圖1D所示，在所述深溝槽103中填充源極多晶硅105，該源極多晶硅105即為源極多晶硅，源極多晶硅105一般和源極相連，用于形成屏蔽柵。步驟四、如圖1E所示，對源極多晶硅105進行回刻，該回刻將深溝槽103外的源極多晶硅105都去除，深溝槽103內的源極多晶硅105頂部和半導體襯底101相平。如圖1F所示，將深溝槽103頂部區域的氧化層104去除。步驟五、如圖1G所示，進行熱氧化工藝同時形成柵氧化層106a和多晶硅間隔離介質層106b。如圖1H所示，形成多晶硅柵107，多晶硅柵107即為深溝槽柵。如圖1I所示，對多晶硅柵107進行回刻，回刻后的多晶硅柵107僅位于深溝槽103頂部的源極多晶硅105兩側；由此可知，同一深溝槽103的兩側面之間的多晶硅柵107呈分離結構，為了和完全填充于深溝槽頂部的多晶硅柵組成的深溝槽柵相區別，將這種形成于深溝槽側壁的具有分離式結構的深溝槽柵稱為深溝槽分離側柵。步驟六、如圖1I所示，形成阱區108，源區109。如圖1J所示，形成層間膜110，接觸孔，標記111a所對應的接觸孔對應于未填充金屬之前的結構。較佳為，在刻蝕形成接觸孔111a之后，還需要在源區109頂部所對應的接觸孔111a的底部形成阱區接觸區。如圖1K所示，之后在接觸孔111a中填充金屬，填充金屬后的接觸孔用標記111標示。如圖1L所示，形成正面金屬層112。如圖1M所示，采用光刻刻蝕工藝對正面金屬層112進行圖形化分別形成源極和柵極，其中源極通過接觸孔和底部的源區109、阱區接觸區109以及源極多晶硅105接觸，柵極通過接觸孔和多晶硅柵107接觸。如圖1N所示，之后形成在半導體襯底101的背面形成漏區和背面金屬層113，由背面金屬層113組成漏極。現有方法中，多晶硅柵107的一個側面通過柵氧化層106a和阱區108隔離，阱區108的被多晶硅柵107側面覆蓋的表面用于形成溝道。由圖1N所示可知，上述現有方法形成的多晶硅柵107僅位于深溝槽頂部的側壁，這種具有側壁多晶硅結構的垂直器件能夠增加工作電流；同時源極多晶硅105填充于整個深溝槽中，源極多晶硅105能形成良好的屏蔽，具有較小的底部電容，從而能減少源漏或柵漏的輸入電容，提高頻率特性。但是，如圖1N所示的現有器件結構，該器件具有較大的柵源寄生電容(Cgs)，Cgs主要由兩部分組成，即圖1N中虛線圈114所對應Cgs1和虛線圈115所對應Cgs2，Cgs1和Cgs2并聯形成Cgs。其中，Cgs1是所述多晶硅柵107和通過所述柵氧化層106a和連接源極的阱區108和源區109形成的柵源寄生電容即第一部分柵源寄生電容；Cgs2是所述多晶硅柵107和通過所述多晶硅間隔離介質層106b和連接源極的源極多晶硅105形成的柵源寄生電容即第二部分柵源寄生電容；由圖1N所示可知，所述多晶硅間隔離介質層106b和所述柵氧化層106a同時形成，故都具有較薄的厚度；同時，所述多晶硅柵107和所述源極多晶硅105的交疊區域較大，該交疊區域和所述多晶硅柵107和阱區108和源區109的交疊區域相當，基本上所述多晶硅柵107的第一側面都和阱區108和源區109的交疊、所述多晶硅柵107的第二側面都和所述源極多晶硅105的交疊；較薄的所述多晶硅間隔離介質層106b和所述柵氧化層106a的厚度以及較大的交疊面積，使得Cgs1和Cgs2都具有較大的值，兩者并聯的Cgs的值為Cgs1和Cgs2的和，故Cgs的值也較大，因此如何降低Cgs是本申請關注的問題。
技術實現思路
本專利技術所要解決的技術問題是提供一種屏蔽柵溝槽功率器件，能降低器件的柵源寄生電容，從改善器件的輸入電容并提高器件的性能。為此，本專利技術還提供一種屏蔽柵溝槽功率器件的制造方法。為解決上述技術問題，本專利技術提供的屏蔽柵溝槽功率器件的柵極結構包括：形成于半導體襯底中的深溝槽，在所述深溝槽的底部表面和側面形成有底部介質層。在所述底部介質層頂部的所述深溝槽的側面依次形成有柵介質層和多晶硅柵；所述底部介質層未將所述深溝槽完全填充，令所述深溝槽中所述底部介質層所圍區域為底部溝槽以及所述多晶硅柵所圍區域為頂部溝槽。所述柵介質層和所述多晶硅柵的疊加寬度小于底部的所述底部介質層的寬度，所述頂部溝槽的寬度大于所述底部溝槽的寬度。在所述底部溝槽中填充有源極多晶硅，所述源極多晶硅的頂部表面低于所述底部溝槽的頂部表面；第二介質層完全填充在所述源極多晶硅頂部的所述底部溝槽以及所述頂部溝槽中，所述第二介質層實現所述源極多晶硅以及所述多晶硅柵之間的隔離。通過所述第二介質層減少所述源極多晶硅和所述多晶硅柵之間的寄生電容；所述第二介質層深入到所述底部溝槽中的深度越深所述源極多晶硅和所述多晶硅柵之間的寄生電容越小，所述第二介質層的寬度越大所述源極多晶硅和所述多晶硅柵之間的寄生電容越小。進一步的改進是，所述半導體襯底為第一導電類型摻雜，在所述半導體襯底表面形成有第二導電類型的阱區，被所述多晶硅柵側面覆蓋的所述阱區表面用于形成溝道。在所述阱區表面形成有第一導電類型重摻雜的源區。在所述半導體襯底的正面還形成有層間膜、接觸孔和正面金屬層，源極和柵極由對所述正面金屬層進行光刻刻蝕形成，所述源極通過接觸孔和所述源區以及所述源極多晶硅接觸，所述柵極通過接觸孔和所述多晶硅柵接觸。漏區由形成于減薄后的所述半導體襯底背面的第一導電類型重摻雜區組成，在所述漏區的背面形成背面金屬層作為漏極。進一步的改進是，所述底部介質層為氧化層，所述第二介質層為氧化層，所述柵介質層為氧化層。進一步的改進是，所述第二介質層由所述層間膜組成。進一步的改進是，在和所述源區相接觸的接觸孔的底部形成有第二導電類型重摻雜的阱區接觸區。進一步的改進是，屏蔽柵溝槽功率器件為N型器件，第一導電類型為N型，第二導電類型為P型，所述半導體襯底為N型摻雜；或者，屏蔽柵溝槽功率器件為P型器件，第一導電類型為P型，第二導電類型為N型，所述半導體襯底為P型摻雜。進一步的改進是，所述半導體襯底為硅襯底。為解決上述技術問題，本專利技術提供的屏蔽柵溝槽功率器件的制造方法的柵極結構采用如下步驟形成：步驟一、提供一半導體襯底，采用光刻刻蝕工藝在所述半導體襯底中形成深溝槽。步驟二、在所述深溝槽的底部表面和側面形成底部介質層；所述底部介質層未將所述深溝槽完全填充。步驟三、進行多晶硅淀積形成第一多晶硅層將形成有所述底部介本文檔來自技高網...

【技術保護點】
一種屏蔽柵溝槽功率器件，其特征在于，柵極結構包括：形成于半導體襯底中的深溝槽，在所述深溝槽的底部表面和側面形成有底部介質層；在所述底部介質層頂部的所述深溝槽的側面依次形成有柵介質層和多晶硅柵；所述底部介質層未將所述深溝槽完全填充，令所述深溝槽中所述底部介質層所圍區域為底部溝槽以及所述多晶硅柵所圍區域為頂部溝槽；所述柵介質層和所述多晶硅柵的疊加寬度小于底部的所述底部介質層的寬度，所述頂部溝槽的寬度大于所述底部溝槽的寬度；在所述底部溝槽中填充有源極多晶硅，所述源極多晶硅的頂部表面低于所述底部溝槽的頂部表面；第二介質層完全填充在所述源極多晶硅頂部的所述底部溝槽以及所述頂部溝槽中，所述第二介質層實現所述源極多晶硅以及所述多晶硅柵之間的隔離；通過所述第二介質層減少所述源極多晶硅和所述多晶硅柵之間的寄生電容；所述第二介質層深入到所述底部溝槽中的深度越深所述源極多晶硅和所述多晶硅柵之間的寄生電容越小，所述第二介質層的寬度越大所述源極多晶硅和所述多晶硅柵之間的寄生電容越小。

【技術特征摘要】
1.一種屏蔽柵溝槽功率器件，其特征在于，柵極結構包括：形成于半導體襯底中的深溝槽，在所述深溝槽的底部表面和側面形成有底部介質層；在所述底部介質層頂部的所述深溝槽的側面依次形成有柵介質層和多晶硅柵；所述底部介質層未將所述深溝槽完全填充，令所述深溝槽中所述底部介質層所圍區域為底部溝槽以及所述多晶硅柵所圍區域為頂部溝槽；所述柵介質層和所述多晶硅柵的疊加寬度小于底部的所述底部介質層的寬度，所述頂部溝槽的寬度大于所述底部溝槽的寬度；在所述底部溝槽中填充有源極多晶硅，所述源極多晶硅的頂部表面低于所述底部溝槽的頂部表面；第二介質層完全填充在所述源極多晶硅頂部的所述底部溝槽以及所述頂部溝槽中，所述第二介質層實現所述源極多晶硅以及所述多晶硅柵之間的隔離；通過所述第二介質層減少所述源極多晶硅和所述多晶硅柵之間的寄生電容；所述第二介質層深入到所述底部溝槽中的深度越深所述源極多晶硅和所述多晶硅柵之間的寄生電容越小，所述第二介質層的寬度越大所述源極多晶硅和所述多晶硅柵之間的寄生電容越小。2.如權利要求1所述的屏蔽柵溝槽功率器件，其特征在于：所述半導體襯底為第一導電類型摻雜，在所述半導體襯底表面形成有第二導電類型的阱區，被所述多晶硅柵側面覆蓋的所述阱區表面用于形成溝道；在所述阱區表面形成有第一導電類型重摻雜的源區；在所述半導體襯底的正面還形成有層間膜、接觸孔和正面金屬層，源極和柵極由對所述正面金屬層進行光刻刻蝕形成，所述源極通過接觸孔和所述源區以及所述源極多晶硅接觸，所述柵極通過接觸孔和所述多晶硅柵接觸；漏區由形成于減薄后的所述半導體襯底背面的第一導電類型重摻雜區組成，在所述漏區的背面形成背面金屬層作為漏極。3.如權利要求2所述的屏蔽柵溝槽功率器件，其特征在于：所述底部介質層為氧化層，所述第二介質層為氧化層，所述柵介質層為氧化層。4.如權利要求3所述的屏蔽柵溝槽功率器件，其特征在于：所述第二介質層由所述層間膜組成。5.如權利要求2所述的屏蔽柵溝槽功率器件，其特征在于：在和所述源區相接觸的接觸孔的底部形成有第二導電類型重摻雜的阱區接觸區。6.如權利要求2所述的屏蔽柵溝槽功率器件的制造方法，其特征在于：屏蔽柵溝槽功率器件為N型器件，第一導電類型為N型，第二導電類型為P型，所述半導體襯底為N型摻雜；或者，屏蔽柵溝槽功率器件為P型器件，第一導電類型為P型，第二導電類型為N型，所述半導體襯底為P型摻雜。7.如權利要求1至6中任一權利要求所述的屏蔽柵溝槽功率器件，其特征在于：所述半導體襯底為硅襯底。8.一種屏蔽柵溝槽功率器件的制造方法，其特征在于，柵極結構采用如下步驟形成：步驟一、提供一半導體襯底，采用光刻刻蝕工藝在所述半導體襯底中形成深溝槽；步驟二、在所述深溝槽的底部表面和側面形成底部介質層；所述底部介質層未將所述深溝槽完全填充；步驟三、進行多晶硅淀積形成第一多晶硅層將形成有所述底部介質層的所述深溝槽完全填充；步驟四、進行多晶硅回刻，由回刻后的所述第一多晶硅層組成源極多晶硅；所述源極多晶硅位于所述深溝槽的底部并通過所述底部介質層和所述深溝槽表面隔離；步驟五、采用淀積和回刻工藝在所述源極多晶硅頂部的所述深溝槽中形成第一掩模層；所述第一掩模層的頂部表面...

【專利技術屬性】
技術研發人員：顏樹范，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：上海,31