一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法技術

該發明專利技術公開了一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法，屬于逐次逼近模數轉換器，應用于微電子學與固體電子學領域的高速高精度模數轉換器。該方法不需要引入任何校正算法，只需要對電容進行排序和重構。本發明專利技術提出的電容排序方法可避免電容失配在同一碼字的誤差進行累加，因此，與傳統依賴校正算法來提高線性度的校正方法相比，具有結構更簡單、占用芯片面積更小、更容易在片上實現的效果。

Capacitance sorting method capable of improving linearity of resistance capacitor type successive approximation analog-to-digital converter

The invention discloses a resistance capacitance can improve successiveapproximation capacitor sorting method ADC linearity, which belongs to the successive approximation analog-to-digital converter applied to high speed and high precision analog-to-digital converter field of microelectronics and solid electronics. This method does not need to introduce any correction algorithm, and only needs to sort and reconstruct the capacitor. Capacitor sorting method provided by the invention can avoid the capacitor mismatch error in the same codeword are accumulated, therefore, with the traditional dependent correction algorithm to improve the method of linearity correction compared with simpler structure, smaller chip area, easier to implement on the effect.

【技術實現步驟摘要】
一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法
本專利技術涉及一種逐次逼近模數轉換器，應用于微電子學與固體電子學領域的高速高精度模數轉換器。
技術介紹
近年來，信息技術的發展帶動了便攜式醫學儀器、通信產業、安防安檢系統、高性能計算、生物醫學、數字信號處理等技術的飛速發展，導致雷達、通信、電子對抗、航天航空、測控、地震、醫療、儀器儀表等電子設備對高精度、低功耗的模數轉換器(ADC)的需求量與日俱增。ADC將真實世界的模擬信號轉換成數字信號，一個完整的數字信息系統必須包含作為模擬和數字世界接口的ADC和數模轉換器(DAC)，其中位于輸入端的ADC的性能對設備的穩定性、可靠性和持久性都有極大的影響。美國在高速、高精度模數轉換器領域對我國實行出口管制，所以，研究具有自主知識產權的高性能模數轉換器芯片，打破歐美發達國家對此類產品的禁運，在掌握高性能模數轉換器芯片設計技術的同時帶動其他相關
的發展，是一項迫切、重要且有意義的工作。ADC一般分為全并行模數轉換器(FlashADC)、流水線模數轉換器(PipelineADC)、過采樣模數轉換器(ΣΔADC)以及逐次逼近模數轉換器(SARADC)。品質因數(FOM)表示ADC每步轉換需要的能量，是衡量ADC設計水平的重要指標。逐次逼近模數轉換器有多種不同的類型，需根據系統需求來選擇不同的結構。高精度逐次逼近模數轉換器常采用混和電阻電容結構，在混和電阻電容結構中，采用電阻和電容兩種元件，高位DAC和低位DAC分別由二進制電容陣列和電阻串構成，因此，總電容值比同等精度的二進制電容結構以及三電平二進制電容結構都小，有效減小了電容陣列的面積，面積變小，速度變快。混合電阻電容型的優點是沒有浮空節點，線性度好，能提高模數轉換器的靜態特性，因此，混合電阻電容結構常用于14位以上的高精度逐次逼近模數轉換器中。以14位混合電阻電容型逐次逼近模數轉換器為例，如圖1所示，假設14位混合電阻電容型逐次逼近模數轉換器由高6位電容DAC和低8位電阻DAC構成，高6位電容DAC一共包含64個單位電容。總體來說，由于受目前工藝條件限制，電容不能滿足14位的匹配精度，因此，利用校正技術來克服工藝缺陷在高精度ADC設計中必不可少。如何在片上實現高效的電容失配校正技術，是超高精度ADC的設計必須面臨的一個難題。電容失配校正技術通常采用以下三種設計方案；方案一：DAC前臺校正方法，文獻有Z.Wang,R.Lin,E.Gordon,etal,“Anin-situtemperature-sensinginterfacebasedonaSARADCin45nmLPdigitalCMOSforthefrequencytemperaturecompensationofcrystaloscillators,”ProceedingsofDigestofTechnicalPapersofIEEEInternationalSolid-StateCircuitsConference(ISSCC),2010.316–318；該方法用兩個校正DAC分別對ADC進行比較器失調和電容失配校正，校正后性能會有明顯的改善，但是兩個校正DAC的功耗和面積已經超過了主DAC，功耗較大。方案二：慢而精確的輔助ADC校正方法，文獻有S.Chen,R.Brodersen,“A6-bit600-MS/s5.3-mWAsynchronousADCin0.13μmCMOS，”IEEEJournalofSolid-StateCircuits,2006,41(12):2669–2680；該方法采用一個慢而精確的輔助ADC與主ADC一起對輸入電壓進行轉換，輔助ADC的輸出作為主ADC輸出的參考，“最小均方誤差”算法根據輔助ADC的輸出值調節主ADC的待校正參數，使得兩個ADC輸出的差值越來越小，最后收斂。輔助ADC校正技術精度高，易于片上集成，但由于該校正方法除了需設計主ADC之外，還需要設計另外一個更精確的輔助ADC，增加了設計的復雜度，也增加了芯片的功耗和面積。方案三：“最小均方誤差”(LMS)算法數字校正方法，文獻有W.Liu,P.Huang,Y.Chiu,“A12-bit,45-MS/s,3-mWRedundantSuccessiveApproximationRegisteranalog-to-DigitalConverterWithDigitalCalibration,”IEEEJournalofSolid-StateCircuits,2011,46(11):2661–2672；該方法對同一個輸入電壓轉換兩次，LMS算法根據ADC兩次轉換結果的不同，計算電容失配誤差并校正，該算法雖然不需要精確參考源，但是對同一個輸入電壓轉換兩次導致采樣率降低一半，嚴重犧牲了速度。
技術實現思路
電容失配校正技術研究首先考慮的是易于片上實現，基于LMS算法的校正方案精度高且校準效果好，但初始值若選取不當會導致算法復雜度增加，甚至不收斂，不易于片上實現，而傳統采用的DAC的校正技術最易于片上實現且成功率最高，但是不容易實現超高精度，本專利技術擬通過電容排序、重構，提出一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法。本專利技術的技術方案包括：一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法，該方法包括：步驟1：在混合電阻電容型逐次逼近模數轉換器的正電容陣列和負電容陣列處各設置64個單位電容，將正電容陣列與負電容陣列相對的單位電容分為一組，獲得64組電容；步驟2：將第一組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環過程，得到對應于第一組電容的數字碼；然后將第二組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環過程，得到對應于第二組電容的數字碼；重復此步驟，直至得到64組電容各自對應的數字碼；步驟3：根據步驟2獲得的64組電容各自對應的數字碼，將64組電容按電容大小進行排序，排序后的電容組編號為C1～C64；步驟4：將64組電容按如下順序排列接入混合電阻電容型逐次逼近模數轉換器的電容陣列處：C1、C64、C2、C63、C3、C62、C4、C61、C5、C60、C6、C59、C7、C58、C8、C57、C9、C56、C10、C55、C11、C54、C12、C53、C13、C52、C14、C51、C15、C50、C16、C49、C17、C48、C18、C47、C19、C46、C20、C45、C21、C44、C22、C43、C23、C42、C24、C41、C25、C40、C26、C39、C27、C38、C28、C37、C29、C36、C30、C35、C31、C34、C32、C33。本專利技術提出一種能提高逐次逼近模數轉換器線性度的電容排序方法，其特點在于：不需要引入任何校正算法，只需要對電容進行排序和重構。本專利技術提出的電容排序方法可避免電容失配在同一碼字的誤差進行累加，因此，與傳統依賴校正算法來提高線性度的校正方法相比，具有結構更簡單、占用芯片面積更小、更容易在片上實現的效果。附圖說明圖本文檔來自技高網...

【技術保護點】
一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法，該方法包括：步驟1：在混合電阻電容型逐次逼近模數轉換器的正電容陣列和負電容陣列處各設置64個單位電容，將正電容陣列與負電容陣列相對的單位電容分為一組，獲得64組電容；步驟2：將第一組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環過程，得到對應于第一組電容的數字碼；然后將第二組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環過程，得到對應于第二組電容的數字碼；重復此步驟，直至得到64組電容各自對應的數字碼；步驟3：根據步驟2獲得的64組電容各自對應的數字碼，將64組電容按電容大小進行排序，排序后的電容組編號為C

【技術特征摘要】
1.一種能提高電阻電容型逐次逼近模數轉換器線性度的電容排序方法，該方法包括：步驟1：在混合電阻電容型逐次逼近模數轉換器的正電容陣列和負電容陣列處各設置64個單位電容，將正電容陣列與負電容陣列相對的單位電容分為一組，獲得64組電容；步驟2：將第一組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環過程，得到對應于第一組電容的數字碼；然后將第二組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環過程，得到對應于第二組電容的數字碼；重復此步驟，直至得到64組電容各自對應的數字碼；步驟3：根據步驟2獲得的64組...

【專利技術屬性】
技術研發人員：樊華，李大剛，胡達千，岑遠軍，蘇華英，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：四川,51