一種DSP與FPGA統一啟動架構制造技術

本發明專利技術屬于電子控制領域，具體涉及一種DSP與FPGA統一啟動架構，包括Flash、DSP、FPGA；其中，所述Flash與DSP相連接；所述DSP與FPGA相連；所述Flash包括DSP代碼塊和FPGA代碼塊，DSP代碼塊負責啟動DSP，FPGA代碼塊負責在DSP啟動后配置FPGA進行啟動；本發明專利技術改變以往的做法，僅采用一片Flash來啟動DSP和FPGA，顯著減小了電路板的尺寸，這在對產品尺寸要求較為苛刻的場合尤為適用；另外也減少了芯片數量，降低硬件設計復雜度，從而也節約了成本。

【技術實現步驟摘要】
一種DSP與FPGA統一啟動架構
本專利技術屬于電子控制領域，具體涉及一種DSP與FPGA統一啟動架構。
技術介紹
目前世界上具有嵌入式功能特點的處理器已經超過1000種，流行體系結構包括MCU，MPU等30多個系列。鑒于嵌入式系統廣闊的發展前景，很多半導體制造商都大規模生產嵌入式處理器，并且公司自主設計處理器也已經成為了未來嵌入式領域的一大趨勢，其中從單片機、DSP到FPGA有著各式各樣的品種，速度越來越快，性能越來越強，價格也越來越低。DSP處理器是專門用于信號處理方面的處理器，其在系統結構和指令算法方面進行了特殊設計，具有很高的編譯效率和指令的執行速度。在數字濾波、FFT、譜分析等各種儀器上DSP獲得了大規模的應用。而DSP的理論算法在70年代就已經出現，但是由于專門的DSP處理器還未出現，所以這種理論算法只能通過MPU等由分立元件實現。MPU較低的處理速度無法滿足DSP的算法要求，其應用領域僅僅局限于一些尖端的高科技領域。隨著大規模集成電路技術發展，1982年世界上誕生了首枚DSP芯片。其運算速度比MPU快了幾十倍，在語音合成和編碼解碼器中得到了廣泛應用。至80年代中期，隨著CMOS技術的進步與發展，第二代基于CMOS工藝的DSP芯片應運而生，其存儲容量和運算速度都得到成倍提高，成為語音處理、圖像硬件處理技術的基礎。到80年代后期，DSP的運算速度進一步提高，應用領域也從上述范圍擴大到了通信和計算機方面。90年代后，DSP發展到了第五代產品，集成度更高，使用范圍也更加廣闊。目前DSP+FPGA架構的嵌入式處理系統越來越多的被采用。其中DSP和FPGA上電都需要從外部Flash加載程序（除非片子帶有內置Flash）。目前較普遍的做法是為DSP和FPGA分別掛載一個Flash，這樣既占用空間，又增加了硬件成本。
技術實現思路
本專利技術的目的是克服現有技術的上述缺點，提供一種DSP與FPGA統一啟動架構。為了實現上述目的，本專利技術所采用的技術方案是：一種DSP與FPGA統一啟動架構，包括Flash、DSP、FPGA；其中，所述Flash與DSP相連接；所述DSP與FPGA相連；所述Flash包括DSP代碼塊和FPGA代碼塊，DSP代碼塊負責啟動DSP，FPGA代碼塊負責在DSP啟動后配置FPGA進行啟動。上述一種DSP與FPGA統一啟動架構，所述FPGA的啟動方式是主/從方式和并/串的組合。上述一種DSP與FPGA統一啟動架構，所述DSP代碼塊和FPGA代碼塊依次通過DSP固化到Flash中。上述一種DSP與FPGA統一啟動架構，所述FPGA的DATA總線與DSP的EMIF總線連接。上述一種DSP與FPGA統一啟動架構，所述DSP的GPIO管腳控制配置時鐘信號和其他信號。本專利技術的有益效果：本專利技術改變以往的做法，僅采用一片Flash來啟動DSP和FPGA，顯著減小了電路板的尺寸，這在對產品尺寸要求較為苛刻的場合尤為適用；另外也減少了芯片數量，降低硬件設計復雜度，從而也節約了成本。附圖說明下面通過附圖并結合實施例具體描述本專利技術，本專利技術的優點和實現方式將會更加明顯，其中附圖所示內容僅用于對本專利技術的解釋說明，而不構成對本專利技術的任何意義上的限制。圖1是本專利技術一種DSP與FPGA統一啟動架構的結構示意圖；圖2是FPGA從并方式啟動時序圖；附圖標記說明：1、Flash；2、DSP；3、FPGA。具體實施方式下面對本專利技術的實施例作詳細說明：本實施例在以本專利技術技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程。應當指出的是，對本領域的普通技術人員來說，在不脫離本專利技術構思的前提下，還可以做出若干變型和改進，這些都屬于本專利技術保護范圍。如圖1所示，一種DSP與FPGA統一啟動架構，包括Flash1、DSP2、FPGA3；其中，所述Flash1與DSP2相連接；所述DSP2與FPGA3相連；所述Flash1包括DSP代碼塊和FPGA代碼塊，DSP代碼塊負責啟動DSP2，FPGA代碼塊負責在DSP2啟動后配置FPGA3進行啟動。如圖2所示，其中PROGRAM為配置邏輯異步復位引腳，INIT為復位狀態指示信號，CCLK為配置時鐘，CS和RDWR分別為寫數據片選及讀寫信號，DATA為8位配置數據總線，BUSY為寫狀態指示信號，DONE為配置狀態指示信號。主要配置過程為PROGRAM信號拉低后根據各狀態信號的狀態在CCLK的上升沿將配置數據DATA寫入FPGA，配置完成后DONE被置高。進一步地，本專利技術的關鍵點在于DSP2對FPGA3的配置，所述FPGA3的啟動方式是主/從方式和并/串的組合，而由DSP2給FPGA3進行配置屬于從模式。進一步地，所述DSP代碼塊和FPGA代碼塊依次通過DSP2固化到Flash1中。進一步地，所述FPGA3的DATA總線與DSP2的EMIF總線連接。進一步地，所述DSP2的GPIO管腳控制配置時鐘信號和其他信號。本專利技術的工作原理：要完成本專利技術的啟動，最后是要將啟動的代碼固化到Flash1中。這個工作由DSP2來完成，首先固化DSP2的程序，在其后緊接著固化FPGA3的程序。這樣DSP2首先啟動后再配置FPGA3啟動，之后系統開始運轉。其中，FPGA3的啟動要依賴于DSP2的啟動。以上所述為本專利技術的優選應用范例，并非對本專利技術的限制，凡是根據本專利技術技術要點做出的簡單修改、結構更改變化均屬于本專利技術的保護范圍之內。本文檔來自技高網...

【技術保護點】
一種DSP與FPGA統一啟動架構，其特征在于：包括Flash（1）、DSP（2）、FPGA（3）；其中，所述Flash（1）與DSP（2）相連接；所述DSP（2）與FPGA（3）相連；所述Flash（1）包括DSP代碼塊和FPGA代碼塊，DSP代碼塊負責啟動DSP（2），FPGA代碼塊負責在DSP（2）啟動后配置FPGA（3）進行啟動。

【技術特征摘要】
1.一種DSP與FPGA統一啟動架構，其特征在于：包括Flash（1）、DSP（2）、FPGA（3）；其中，所述Flash（1）與DSP（2）相連接；所述DSP（2）與FPGA（3）相連；所述Flash（1）包括DSP代碼塊和FPGA代碼塊，DSP代碼塊負責啟動DSP（2），FPGA代碼塊負責在DSP（2）啟動后配置FPGA（3）進行啟動。2.根據權利要求1所述的一種DSP與FPGA統一啟動架構，其特征在于：所述FPGA（3）的啟動方式是...

【專利技術屬性】
技術研發人員：龔成，郝朋朋，
申請(專利權)人：西安富成防務科技有限公司，
類型：發明
國別省市：陜西,61