用于非易失性存儲(chǔ)器件的感測(cè)放大器及相關(guān)方法技術(shù)

本公開涉及用于非易失性存儲(chǔ)器件的感測(cè)放大器及相關(guān)方法，存儲(chǔ)器件包括相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列。列解碼器耦合至PCM單元和互補(bǔ)PCM單元的陣列，并且感測(cè)放大器耦合至列解碼器。感測(cè)放大器包括被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一和第二電流的電流積分器。電流?電壓轉(zhuǎn)換器耦合至電流積分器，并且被配置為接收第一和第二電流，并且分別向第一和第二節(jié)點(diǎn)提供給定PCM單元和互補(bǔ)PCM單元的第一和第二電壓。邏輯電路耦合至第一和第二節(jié)點(diǎn)，并且被配置為響應(yīng)于第一和第二電壓禁用列解碼器并使位線電壓和互補(bǔ)位線電壓放電。

Sensing amplifier for non-volatile memory device and related method

The present disclosure relates to sense amplifiers and related methods for non-volatile memory devices including memory for phase change storage (PCM) units and arrays of complementary PCM units. The column decoder is coupled to an array of PCM units and complementary PCM units, and the sense amplifier is coupled to the column decoder. The sense amplifier includes a current integrator configured to receive the first and second currents of a given PCM cell and a complementary PCM unit, respectively. Current voltage converter coupled to a current integrator and configured to receive the first and second current, and respectively to the first and second nodes of the first and second voltage given PCM unit and complementary PCM unit. The logic circuit is coupled to the first and second nodes and is configured to disable the column decoder in response to the first and second voltages and to cause bit line voltage and complementary bit line voltage to discharge.

【技術(shù)實(shí)現(xiàn)步驟摘要】
用于非易失性存儲(chǔ)器件的感測(cè)放大器及相關(guān)方法
本專利技術(shù)涉及存儲(chǔ)器領(lǐng)域，更具體地，涉及用于非易失性存儲(chǔ)器件的感測(cè)放大器及相關(guān)方法。
技術(shù)介紹
非易失性相變存儲(chǔ)器(PCM)結(jié)合有具有在具有不同電特性的相之間切換的能力的材料。例如，這些材料可以在雜亂非晶相與有序晶相或多晶相之間切換，兩相與顯著不同值的電阻率相關(guān)聯(lián)，從而具有所存儲(chǔ)數(shù)據(jù)的不同值。例如，元素周期表的VI族的元素(諸如碲(Te)、硒(Se)或銻(Sb)，稱為硫?qū)倩衔锘蛄蜃寤锊牧?可以有利地用于制造相變存儲(chǔ)單元。通過局部增加硫族化物材料的單元的溫度來獲得相變，通過電阻電極(通常已知為加熱器)被設(shè)置為與硫族化物材料的相應(yīng)區(qū)域接觸。選擇器件(例如，MOSFET)連接至加熱器，并且能夠?qū)崿F(xiàn)通過相應(yīng)加熱器編程電流的通路。電流通過焦耳效應(yīng)產(chǎn)生相變所需的溫度。在讀取期間，通過施加足夠低而不能引起顯著加熱的電壓，然后通過讀取在單元中流動(dòng)的電流的值來檢測(cè)硫族化物材料的狀態(tài)。由于電流與硫族化物材料的導(dǎo)電性成比例，所以可以確定材料的狀態(tài)，因此確定存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。非易失性存儲(chǔ)器包括以行(字線)和列(位線)組織的存儲(chǔ)單元的陣列。在PCM的情況下，每個(gè)存儲(chǔ)單元都通過串聯(lián)連接的相變存儲(chǔ)元件和選擇器晶體管形成。基于在輸入處接收的邏輯地址信號(hào)以及更多的解碼方案，列解碼器和行解碼器能夠選擇存儲(chǔ)單元，具體為選擇對(duì)應(yīng)的字線和位線。列解碼器可以包括模擬選擇開關(guān)(由晶體管組成)，其在它們的相應(yīng)控制端上接收地址信號(hào)。選擇開關(guān)可以根據(jù)層級(jí)中的樹結(jié)構(gòu)來組織，并且它們?cè)诿總€(gè)層級(jí)中的數(shù)量與組織和存儲(chǔ)陣列的大小相關(guān)。當(dāng)使能時(shí)，選擇開關(guān)允許所選位線根據(jù)期望實(shí)施的操作達(dá)到電壓和/或電流的確定值。具體地，在編程級(jí)或讀取級(jí)與所選位線之間創(chuàng)建電流路徑。通過特定數(shù)量的選擇開關(guān)的串聯(lián)來限定電流路徑，并且對(duì)于編程級(jí)和讀取級(jí)來說都是相同的(存儲(chǔ)陣列內(nèi))。具體地，在電流路徑的上游，選擇器通常設(shè)置用于將路徑可選地與編程級(jí)或讀取級(jí)相關(guān)聯(lián)。通常，在用于讀取讀取級(jí)中的數(shù)據(jù)的感測(cè)放大器內(nèi)生成用于讀取操作的位線偏置電壓，并且在編程級(jí)中的專用編程驅(qū)動(dòng)器內(nèi)生成用于寫入操作的位線偏置電壓。感測(cè)放大器通過將流入所選存儲(chǔ)單元的電流與流入?yún)⒖紗卧膮⒖茧娏鬟M(jìn)行比較來執(zhí)行存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的讀取。在PCM的具體情況下，為了執(zhí)行讀取操作，使用低值的電壓(例如，300mV和600mV之間)和標(biāo)準(zhǔn)值的電流(例如，在10-20μA的區(qū)域中)。用于執(zhí)行寫入的電壓通常高于用于讀取的值，例如近似比用于讀取操作的電壓高2V。此外，例如在600μA的區(qū)域中使用大電流。此外，在讀取期間使用列編碼中的快速建立(settling)。在PCM存儲(chǔ)器中，感測(cè)放大器可以包括三級(jí)。第一和第二級(jí)通常是差分級(jí)，它們分別用作電流積分器和比較器。第三級(jí)是設(shè)置-重置(SR)鎖存器，其鎖存并將差分輸入轉(zhuǎn)換為單端輸出。這種類型的感測(cè)放大器的缺陷在于，在比較器的一個(gè)臂中總是存在靜電流。此外，要求相對(duì)較長(zhǎng)的預(yù)充電時(shí)間，這導(dǎo)致降低的生產(chǎn)率和較長(zhǎng)的訪問時(shí)間。現(xiàn)有感測(cè)放大器的另一示例可以包括差分I/V轉(zhuǎn)換器和比較器，其被設(shè)計(jì)為直接從電源電壓(VCC)偏置位線。差分結(jié)構(gòu)拒絕同時(shí)讀寫，并且提供在單元讀取操作期間發(fā)生的噪聲。位線放電后讀取特征可以實(shí)施為降低通過字線上升引起的錯(cuò)誤。對(duì)于同一字線上的多組單元圖案，通過設(shè)置單元在所選字線中注入的較高電流增加了電壓，從而影響弱設(shè)置單元和重置單元的值。在檢測(cè)設(shè)置單元之后降低對(duì)應(yīng)的位線可以減少這種效應(yīng)。然而，這種類型的感測(cè)放大器的缺陷在于，僅在讀循環(huán)的結(jié)尾處由觸發(fā)器電流采樣輸出之后切斷靜電流，因此，經(jīng)歷大電流消耗直到輸出被采樣。此外，可靠性是PCM單元的用于在特定的持久循環(huán)內(nèi)保持正確數(shù)據(jù)的重要關(guān)注點(diǎn)。現(xiàn)有感測(cè)放大器的長(zhǎng)時(shí)間在位線上的過電壓對(duì)持久性具有負(fù)面影響。
技術(shù)實(shí)現(xiàn)思路
一種存儲(chǔ)器件包括相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列、耦合至PCM單元和互補(bǔ)PCM單元的陣列的列解碼器、耦合至PCM單元的位線和耦合至互補(bǔ)PCM單元的互補(bǔ)位線。此外，感測(cè)放大器耦合至列解碼器。感測(cè)放大器包括電流積分器，其耦合至第一和第二輸出并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一和第二電流。電流-電壓轉(zhuǎn)換器耦合至電流積分器，并且被配置為接收第一和第二電流，并且分別向第一和第二節(jié)點(diǎn)提供給定PCM單元和互補(bǔ)PCM單元的第一和第二電壓。差分比較器可耦合至第一和第二節(jié)點(diǎn)，并且被配置為根據(jù)第一和第二電壓生成輸出信號(hào)。邏輯電路可以耦合至第一和第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于第一和第二電壓禁用列解碼器并使位線電壓和互補(bǔ)位線電壓放電。在另一實(shí)施例中，公開了一種使用用于存儲(chǔ)器件的感測(cè)放大器的方法，該存儲(chǔ)器件具有相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列、耦合至PCM單元和互補(bǔ)PCM單元的陣列的列解碼器、耦合至PCM單元的位線以及耦合至互補(bǔ)PCM單元的互補(bǔ)位線。該方法包括：分別將給定PCM單元和互補(bǔ)PCM單元的第一和第二電流轉(zhuǎn)換為第一和第二電壓；以及基于第一和第二電壓禁用列解碼器，并使位線電壓和互補(bǔ)位線電壓放電。附圖說明圖1是根據(jù)本專利技術(shù)實(shí)施例的非易失性存儲(chǔ)器件(具體為PCM類型)和對(duì)應(yīng)感測(cè)放大器的部分的框圖；圖2是圖1的感測(cè)放大器的示意性電路圖；圖3是根據(jù)本專利技術(shù)的用于生成STOP_READ信號(hào)的電路圖和邏輯的示意圖；圖4是根據(jù)本專利技術(shù)的列解碼器的示意性電路圖；圖5是根據(jù)本專利技術(shù)的在預(yù)充電階段期間生成PRECH信號(hào)的電路的示意性電路圖；圖6示出了根據(jù)本專利技術(shù)的感測(cè)放大器的三級(jí)中的電壓電平的定時(shí)圖；以及圖7示出了根據(jù)本專利技術(shù)的讀循環(huán)期間的感測(cè)放大器的電壓電平的定時(shí)圖。具體實(shí)施方式以下將參照示出本專利技術(shù)優(yōu)選實(shí)施例的附圖完整地描述本專利技術(shù)。然而，本專利技術(shù)可以以許多不同的形式來實(shí)施并且不應(yīng)被理解為限于本文闡述的實(shí)施例。相反，提供這些實(shí)施例以使本公開完整，并且對(duì)于本領(lǐng)域技術(shù)人員來說，其完全覆蓋本專利技術(shù)的范圍。類似的參考標(biāo)號(hào)表示類似的元件，并且撇符號(hào)用于表示可選實(shí)施例中的相似元件。在圖1中，現(xiàn)在描述整體通過參考標(biāo)號(hào)11表示的非易失性存儲(chǔ)器件(具體為PCM類型)。具體地，非易失性存儲(chǔ)器件包括根據(jù)字線WL和位線BL布置的存儲(chǔ)單元。通過圖1中的示例示出存儲(chǔ)單元13及其互補(bǔ)存儲(chǔ)單元17。公共字線WL和位線BL及其互補(bǔ)位線BLn分別耦合至單元13及其互補(bǔ)單元17。存儲(chǔ)單元13和17均包括相變?cè)?9。相變?cè)?9包括相變材料(例如，硫族化物)，并且能夠以與相變材料假設(shè)的不同相相關(guān)聯(lián)的電阻等級(jí)的形式存儲(chǔ)數(shù)據(jù)。在圖1中，相變?cè)?9被描述為具有可變阻抗的電阻器。在所示實(shí)施例中，選擇元件21是NMOS晶體管，其柵極端連接至字線WL，漏極端連接至相變?cè)?9，并且源極端連接至參考電位(例如，連接至地)。選擇元件21被控制為能夠在被選擇時(shí)在相應(yīng)的讀取/編程操作期間使讀取/編程電流通過相變?cè)?9。列解碼器23耦合在存儲(chǔ)單元13及其互補(bǔ)單元17與感測(cè)放大器12和偏置電路(未示出)之間。列解碼器23被配置為在被選擇BL和感測(cè)放大器12之間生成電流路徑。列解碼器23可以包括兩個(gè)或多個(gè)等級(jí)的解碼。在該具體示例性實(shí)施例中，選擇開關(guān)14和16在它們的終端上接收相應(yīng)的列解碼信號(hào)YM和YO。開關(guān)15通過用于將BL放電至地的互補(bǔ)信號(hào)YM_N本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種存儲(chǔ)器件，包括：相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列；列解碼器，耦合至所述PCM單元和所述互補(bǔ)PCM單元的所述陣列，并且具有第一輸出和第二輸出；位線，耦合至所述PCM單元；互補(bǔ)位線，耦合至所述互補(bǔ)PCM單元；以及感測(cè)放大器，耦合至所述列解碼器，并包括：電流積分器，耦合至所述第一輸出和所述第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流，電流?電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電流并分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓，差分比較器，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào)；和邏輯電路，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器并使位線電壓和互補(bǔ)位線電壓放電。

【技術(shù)特征摘要】
2015.12.16 US 14/971,4881.一種存儲(chǔ)器件，包括：相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列；列解碼器，耦合至所述PCM單元和所述互補(bǔ)PCM單元的所述陣列，并且具有第一輸出和第二輸出；位線，耦合至所述PCM單元；互補(bǔ)位線，耦合至所述互補(bǔ)PCM單元；以及感測(cè)放大器，耦合至所述列解碼器，并包括：電流積分器，耦合至所述第一輸出和所述第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流，電流-電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電流并分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓，差分比較器，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào)；和邏輯電路，耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)，并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器并使位線電壓和互補(bǔ)位線電壓放電。2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管，以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，還包括：耦合至所述差分比較器的讀取電路。4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中所述感測(cè)放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件，其中每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。6.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件，其中所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測(cè)邏輯信號(hào)。7.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件，還包括：預(yù)充電電路，被配置為在預(yù)充電階段期間將所述位線和所述互補(bǔ)位線充電至電源電壓。8.一種感測(cè)放大器，耦合至相變存儲(chǔ)(PCM)單元和互補(bǔ)PCM單元的陣列，并且具有分別耦合至所述PCM單元和所述互補(bǔ)PCM單元的位線和互補(bǔ)位線，所述感測(cè)放大器包括：電流積分器，耦合至第一輸出和第二輸出，并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流，電流-電壓轉(zhuǎn)換器，耦合至所述電流積分器，并且被配置為接收所述第一電流和所述第二電...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：M·帕索蒂，M·卡里希米，R·庫爾施瑞斯薩，C·奧里奇奧，
申請(qǐng)(專利權(quán))人：意法半導(dǎo)體國(guó)際有限公司，意法半導(dǎo)體股份有限公司，
類型：發(fā)明
國(guó)別省市：荷蘭,NL