非易失性存儲器件的讀取方法技術

本發明專利技術公開了一種非易失性存儲器件及其讀取方法，所述非易失性存儲器件包括第一選擇晶體管、第二選擇晶體管以及串聯耦接在第一選擇晶體管與第二選擇晶體管之間的多個存儲器單元。所述非易失性存儲器件的讀取方法包括以下步驟：施加讀取電壓到選中的存儲器單元的柵極；施加第一通過電壓到與選中的存儲器單元相鄰的存儲器單元的柵極；以及施加第二通過電壓到其它的存儲器單元的柵極，其中，選中的存儲器單元沿著閾值電壓增大的方向而處于第一至第T編程狀態之中的一種編程狀態，其中T是大于2的自然數，且第一通過電壓隨著選中的存儲器單元接近第T編程狀態而減小。

Method for reading nonvolatile memory device

The invention discloses a nonvolatile memory device and reading method thereof, wherein the nonvolatile memory device includes a first selection transistor, a second select transistor and a plurality of memory units are coupled in series between the first transistor and the second transistor selection selection. The non reading method of a non-volatile memory device comprises the following steps: applying a gate voltage to the selected memory cell is read; applying a first voltage to the gate through the memory cell with the selected memory cell adjacent; and applying a voltage to the second through the gate, the other memory cell, memory cell selected along the threshold the direction of increasing voltage in a programmed state of the first to the T programming state, where T is a natural number more than 2, and the first with the selected memory cell through a voltage close to the T program state decreases.

【技術實現步驟摘要】
非易失性存儲器件的讀取方法相關申請的交叉引用本申請要求2011年12月21日提交的申請號為10-2011-0139633的韓國專利申請的優先權，其全部內容通過引用合并于此。
本專利技術的示例性實施例涉及用于操作非易失性存儲器件的方法，更具體而言，涉及非易失性存儲器件的讀取方法。
技術介紹
非易失性存儲器件可以電執行編程操作和擦除操作，而不用執行刷新操作以在每個預定的周期重新編程數據。這種非易失性存儲器件的實例包括快閃存儲器件。非易失性存儲器件一般包括多個存儲器單元，每個存儲器單元具有隧道絕緣層、浮柵、電介質層以及控制柵的層疊結構。在非易失性存儲器件中，經由已知的FN（Fowler-Nordheim）隧穿效應，通過將電子注入到存儲器單元的浮柵或從存儲器單元的浮柵中獲取電子并且控制存儲器單元的閾值電壓，來實現編程操作和擦除操作。非易失性存儲器件由于存儲器單元的閾值電壓隨著擦除/編程操作循環的次數而上升，而具有閾值電壓分布寬度增大的問題。在韓國專利公布文本No.10-2010-0087806中描述了此問題，此后稱韓國專利公布文本No.10-2010-0087806為參考文件1。參考文件1提出了一種解決方法來減少以上問題。參考文件1公開了一種方法，該方法包括如下步驟：在讀取操作期間，施加讀取電壓到選中的存儲器單元的控制柵，施加較高的通過電壓到與選中的存儲器單元相鄰的未選中的存儲器單元的控制柵，以及施加較低的通過電壓到其它的未選中的存儲器單元的控制柵。另外，參考文件1公開了一種盡管執行擦除/編程操作的循環次數增加，但在讀取操作期間仍能產生窄的存儲器單元的閾值電壓分布寬度的方法。在參考文件1中示出，由于在讀取操作期間，施加到與選中的存儲器單元相鄰的存儲器單元的控制柵的通過電壓的電平增長，所以施加到選中的存儲器單元的垂直和水平電場增加。因此，選中的存儲器單元的浮柵會容易損耗許多電荷。隨著更多的電荷被捕獲在選中的存儲器單元的浮柵中，且隨著循環增加地更多，電荷的損耗變得更嚴重。總之，在讀取操作期間限制閾值電壓分布寬度和防止電荷損耗是權衡關系，且很難達到兩者都滿足的條件。
技術實現思路
本專利技術的實施例涉及非易失性存儲器件的讀取方法，所述方法不管擦除/編程操作循環的次數如何增加，仍可改善選中的存儲器單元的閾值電壓分布寬度，并防止電荷損耗。根據本專利技術的一個實施例，一種非易失性存儲器件的讀取方法包括以下步驟：施加讀取電壓到選中的存儲器單元的柵極；施加第一通過電壓到與選中的存儲器單元相鄰的存儲器單元的柵極；和施加第二通過電壓到其它的存儲器單元的柵極，其中，選中的存儲器單元沿著閾值電壓增加的方向處于第一至第T編程狀態中的單個編程狀態，其中T是大于2的自然數，且第一通過電壓隨著選中的存儲器單元接近第T編程狀態而降低。根據本專利技術的另一個實施例，一種非易失性存儲器件的讀取方法包括以下步驟：施加讀取電壓到選中的存儲器單元的柵極；施加第一通過電壓到與選中的存儲器單元相鄰的存儲器單元的柵極；以及施加第二通過電壓到其它的存儲器單元的柵極，其中，選中的存儲器單元沿著閾值電壓增加的方向處于第一至第T編程狀態之中的一種編程狀態，其中，T是大于2的自然數，且第一通過電壓隨著執行擦除/編程操作的循環次數的增加而增大，以及第一通過電壓的增量程度隨著選中的存儲器單元接近第T編程狀態而降低。附圖說明圖1是說明根據本專利技術的一個實施例的非易失性存儲器件的電路圖。圖2示出圖1的一個存儲串ST的截面。圖3示出根據本專利技術的一個實施例的存儲器單元的閾值電壓分布的曲線圖。圖4是示出根據執行擦除/編程操作的循環次數，存儲器單元的閾值電壓分布的變化的曲線圖。圖5是描述根據本專利技術的一個實施例的非易失性存儲器件的讀取方法的流程圖。圖6A和圖6B是例示性地描述第一通過電壓的表。圖7是描述根據本專利技術的另一個實施例的第一通過電壓的表。圖8是描述根據本專利技術的另一個實施例的第一通過電壓的表。具體實施方式下面將參照附圖更詳細地描述本專利技術的示例性實施例。但是，本專利技術可以用不同的方式實施，而不應解釋為限定為本文所提供的實施例。確切地說，提供這些實施例使得本公開清楚且完整，并向本領域技術人員充分地傳達本專利技術的范圍。在說明書中，相同的附圖標記在本專利技術的不同附圖與實施例中表示相似的部分。附圖并非按比例繪制，在某些情況下，為了清楚地示出實施例的特征可能對比例進行了夸大處理。當提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。圖1是說明根據本專利技術的一個實施例的非易失性存儲器件的電路圖，以及圖2示出圖1的存儲串ST的截面。參見圖1和圖2，非易失性存儲器件的單元陣列包括多個存儲串ST、多個位線BLo和BLe以及公共源極線CSL，所述多個位線BLo和BLe分別與存儲串ST的一側耦接，所述公共源極線CSL與存儲串ST的另一側共同耦接。盡管本專利技術的實施例示出包括兩個存儲串ST和兩個位線BLo和BLe的器件，但是本專利技術的范圍不限定于此，且可以不同地改變存儲串的數目和分別與存儲串耦接的位線的數目。此外，位線BLo和BLe可以包括交替布置的多個奇數位線BLo和多個偶數位線BLe。與奇數位線BLo耦接的存儲器單元中的奇數頁編程/讀取操作可以獨立于與偶數位線BLe耦接的存儲器單元中的偶數頁編程/讀取操作。每個存儲串ST包括串聯耦接的源極選擇晶體管SST、多個存儲器單元MC以及漏極選擇晶體管DST。每個存儲器單元MC包括浮柵FG和控制柵CG的層疊結構。一個存儲串ST中的每個控制柵CG分別與另一個存儲串ST中的每個控制柵CG耦接，以形成字線WL。共享一個字線WL的存儲器單元MC由字線WL控制。漏極選擇晶體管DST控制相應的存儲串ST與相應的位線BLo或BLe之間的耦接。存儲串ST中的漏極選擇晶體管DST的柵極彼此耦接，以形成一個漏極選擇線DSL。源極選擇晶體管SST控制相應的存儲串ST與公共源極線CSL之間的耦接。存儲串ST中的源極選擇晶體管SST的柵極彼此耦接，以形成一個源極選擇線SSL。為了容易地描述讀取方法，假設偶數位線BLe是選中的位線，且將選中的字線表示為WLn，以及將與選中的字線WLn相鄰的未選中的字線表示為WLn+1和WLn-1，以及將其它的未選中的字線表示為WLk。屬于與選中的位線BLe耦接的存儲串ST且與選中的字線WLn耦接的存儲器單元MCn變成讀取操作的目標。在上述非易失性存儲器件中，每個存儲器單元MC可以隨著執行擦除/編程操作而處于擦除狀態或編程狀態。具體地，多電平單元（multi-levelcell）可以處于多個編程狀態中的任何一種。這將在下文參照圖3來描述。圖3是示出根據本專利技術的一個實施例的存儲器單元的閾值電壓分布的曲線圖。參見圖3，每個存儲器單元MC可以具有在擦除狀態E和第一至第三編程狀態P1、P2以及P3之中的任何狀態。可以將具有擦除狀態E的存儲器單元MC設定為具有負的閾值電壓分布并具有數據“11”。可以將具有第一編程狀態P1的存儲器單元MC設定成具有正的閾值電壓分布并具有數據“01”。可以將具有第二編程狀態P2的存儲器單元MC設定成具有比第一編程狀態P1的正的閾值電壓分布大的另一正的閾值本文檔來自技高網...

【技術保護點】
一種非易失性存儲器件的讀取方法，包括以下步驟：施加讀取電壓到選中的存儲器單元的柵極；施加第一通過電壓到與所述選中的存儲器單元相鄰的存儲器單元的柵極；以及施加第二通過電壓到其它的存儲器單元的柵極，其中，所述選中的存儲器單元沿閾值電壓增加的方向而處于第一至第T編程狀態中的單個編程狀態，其中，T是大于2的自然數，且所述第一通過電壓隨著所述選中的存儲器單元接近第T編程狀態而減小。

【技術特征摘要】
2011.12.21 KR 10-2011-01396331.一種非易失性存儲器件的讀取方法，包括以下步驟：施加讀取電壓到選中的存儲器單元的柵極；施加第一通過電壓到與所述選中的存儲器單元相鄰的存儲器單元的柵極；以及施加第二通過電壓到其它的存儲器單元的柵極，其中，所述選中的存儲器單元沿閾值電壓增加的方向而處于第一至第T編程狀態中的單個編程狀態，其中，T是大于2的自然數，且所述第一通過電壓隨著所述選中的存儲器單元接近第T編程狀態而減小。2.如權利要求1所述的讀取方法，其中，所述第一通過電壓等于或高于所述第二通過電壓。3.如權利要求1所述的讀取方法，其中：當所述選中的存儲器單元處于第一至第T-1編程狀態中的一種編程狀態時，所述第一通過電壓比所述第二通過電壓高；以及當所述選中的存儲器單元處于第T編程狀態時，所述第一通過電壓等于或低于所述第二通過電壓。4.如權利要求1所述的讀取方法，其中，所述第二通過電壓是恒定的。5.如權利要求1所述的讀取方法，其中，隨著擦除/編程操作循環的次數增加，所述第一通過電壓增大。6.如權利要求5所述的讀取方法，其中，所述第一通過電壓的增量程度隨著所述選中的存儲器單元接近第T編程狀態而減小。7.如權利要求6所述的讀取方法，其中，當所述選中的存儲器單元處于一種編程狀態時，所述第一通過電壓的增量程度是恒定的。8.如權...

【專利技術屬性】
技術研發人員：金道映，
申請(專利權)人：愛思開海力士有限公司，
類型：發明
國別省市：韓國,KR