FPGA開發板及其通信方法技術

本發明專利技術涉及一種FPGA開發板，包括：Micro?USB接口、電源模塊、FPGA核心芯片和外設模塊，還包括：與所述FPGA核心芯片連接的下載調試模塊；所述下載調試模塊包括：通信模塊、主控制器和外圍電路；所述主控制器分別連接所述通信模塊和外圍電路；所述通信模塊具有USB2.0接口。上述FPGA開發板，降低用戶的學習難度，提升用戶的學習效率，減少了FPGA開發板的體積，提升了用戶體驗與易用性。還涉及一種FPGA開發板的通信方法。

【技術實現步驟摘要】
FPGA開發板及其通信方法
本專利技術涉及FPGA，特別是涉及FPGA開發板及其通信方法。
技術介紹
可編程邏輯技術：FPGA(Field-ProgrammableGateArray，現場可編程邏輯門陣列)，是在數字邏輯領域由PAL，GAL，CPLD等技術的基礎上進一步發展的產物，與ASIC(Application-specificintegratedcircuit，專用集成電路)相輔相成，克服了ASIC作為定制電路不夠靈活的問題，也解決了GAL、CPLD等器件在邏輯資源上的不足，同時，更重要的一點，FPGA是芯片驗證流程中的重要工具。正因為如此，FPGA自進入國內以來，就被高度重視，國家對于該行業投資的力度也是逐年上升。FPGA生產商為開拓市場，擴大FPGA的市場份額，也紛紛加大與高校和相關公司的合作，進行技術培訓并且研發開發板，在推廣其產品的同時也讓用戶掌握FPGA技術。FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯接方式，并最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。FPGA使用硬件描述語言或是原理圖設計輸入到各廠商提供的EDA工具中，通過EDA軟件的綜合仿真布局布線等操作后生成編程數據文件，通過下載器將數據寫入片內的編程RAM中，繼而配置進入工作模式。FPGA是由存放在片內RAM中的程序來設置其工作狀態的，因此，工作時需要對片內的RAM進行編程。加電時，FPGA芯片將非易失性存儲塊中的數據讀入片內編程RAM中，配置完成后，FPGA進入工作狀態。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用。FPGA編程時，可以將配置數據直接下載到片內RAM中，或是外部的非易失性存儲塊中，如Flash。下載到內部RAM中的數據掉電會丟失，再次上電需要重新下載。下載到Flash中的數據掉電不會丟失，下次上電時配置到FPGA中。下載與調試技術(多種無線下載方式)：目前的FPGA開發板多采用下載器與開發板分離的方式，開發板上預留下載調試接口，下載調試器作為中間橋梁，通過USB數據線和排線分別連接電腦和開發板。三家主流的FPGA廠商Xilinx，Altera和Lattice都有各自的下載調試器：XilinxPlatformUSBCable，AlteraUSB-Blaster和LatticeUSBispDownloadCable。這三家的下載調試方案大體類似，都是采用各自的下載調試器配合PC端FPGA開發軟件的方式。FPGA開發軟件生成FPGA配置文件后，下載時對配置文件進行解讀后，將配置數據和配置算法發送給下載調試器，下載調試器通過USB與電腦連接，在USB驅動程序配合下，接收數據后按照JTAG協議轉換接口，以JTAG方式下載到FPGA外配的非易失性存儲塊或是直接下載到RAM中。下載調試器內部硬件結構多采用USB協議轉換模塊加一片CPLD的方案，USB協議轉換模塊使用專用的USB芯片，實現下載器與PC端軟件的通信、數據的傳輸，CPLD完成數據接口的轉換和時序的配置。傳統技術存在以下技術問題：由于目前的下載調試器硬件體積較大，與開發板分開使用，每次使用時需要使用USB連接線和排線連接電腦和開發板，使用不便。下載調試器使用USB接口通信，USB模塊須配合FPGA各大廠商的FPGA開發軟件使用，必須要安裝廠商的驅動程序，由于操作系統的兼容性不同，經常會出現驅動不兼容的情況，導致下載調試器無法使用。在下載的過程中FPGA軟件會對FPGA芯片的ID信息等做校驗，然后對文件解碼、下載、校驗，整個過程冗長復雜，導致下載速度變慢，用戶體驗較差。下載調試器內部一般使用昂貴的專用USB轉換芯片，另外還需要一片CPLD芯片，導致整個下載器硬件成本很高。
技術實現思路
基于此，有必要針對上述技術問題，提供一種FPGA開發板，降低用戶的學習難度，提升用戶的學習效率，減少了FPGA開發板的體積，提升了用戶體驗與易用性。一種FPGA開發板，包括：MicroUSB接口、電源模塊、FPGA核心芯片和外設模塊，還包括：與所述FPGA核心芯片連接的下載調試模塊；所述下載調試模塊包括：通信模塊、主控制器和外圍電路；所述主控制器分別連接所述通信模塊和外圍電路；所述通信模塊具有USB2.0接口。上述FPGA開發板，降低用戶的學習難度，提升用戶的學習效率，減少了FPGA開發板的體積，提升了用戶體驗與易用性。在另外的一個實施例中，所述FPGA核心芯片是LatticeMXO2或MXO3系列芯片。在另外的一個實施例中，所述主控制器采用STM32F0微控制器。在另外的一個實施例中，所述外設模塊包括36個可擴展GPIO、4個輕觸按鍵、4個撥碼開關、2個三色燈、8個LED和2個7段數碼管；所述36個可擴展GPIO、4個輕觸按鍵、4個撥碼開關、2個三色燈、8個LED和2個7段數碼管均與所述FPGA核心芯片連接。在另外的一個實施例中，所述下載調試模塊具有IAP功能。一種FPGA開發板的通信方法，利用上述的FPGA開發板，包括：把所述微控制器在通過USB數據線連接電腦，微控制器上電復位，USB初始化配置之后，在主機的中斷控制下，將自身枚舉成一個大容量存儲設備，以可移動磁盤的形式，顯示在電腦的資源管理器中；微控制器與PC主機建立連接完成大容量存儲設備的枚舉過程后，即通過批量傳輸端點實現對可移動磁盤的文件系統管理；PC主機根據枚舉過程中返回的配置描述符信息，計算邏輯塊大小和數據包長度，然后將FAT文件系統數據寫入相應的邏輯地址，微控制器作為從機需要配合主機的SCSI命令完成可移動磁盤的格式化；操作系統完成對可移動磁盤的文件系統管理后，會在文件管理器中顯示盤符和磁盤屬性，將JED格式的FPGA配置文件存入可移動磁盤后，主機通過批量傳輸端點將文件數據以邏輯塊大小為包，發送數據包到微控制器的USB控制器緩沖區，微控制器接收到數據后判斷發送的邏輯塊地址是否是數據地址，確定為數據地址后，將數據暫存在RAM中由FPGAFlash燒寫模塊通過JTAG時序燒寫到FPGA內部Flash中。附圖說明圖1為本申請實施例提供的一種FPGA開發板的結構布局圖。圖2為本申請實施例提供的一種FPGA開發板中下載調試模塊的結構布局圖。圖3為本申請實施例提供的一種FPGA開發板中下載外設模塊的結構布局圖。圖4為本申請實施例提供的一種FPGA開發板的通信方法的流程圖之一。圖5為本申請實施例提供的一種FPGA開發板的通信方法的流程圖之二。圖6為本申請實施例提供的一種FPGA開發板的通信方法的流程圖之三。圖7為本申請實施例提供的一種FPGA開發板的通信方法的流程圖之四。具體實施方式為了使本專利技術的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本專利技術進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本專利技術，并不用于限定本專利技術。參閱圖1，一種FPGA開發板，包括：MicroUSB接口、電源模塊、FPGA核心芯片、外設模塊和與所述FPGA核心芯片連接的下載調試模塊。本開發板采用MicroUSB接口作為整個板卡的供電接口和USB通信接口。USB電源輸入給電源模塊，經過低本文檔來自技高網...

【技術保護點】
一種FPGA開發板，包括：Micro?USB接口、電源模塊、FPGA核心芯片和外設模塊，其特征在于，還包括：與所述FPGA核心芯片連接的下載調試模塊；所述下載調試模塊包括：通信模塊、主控制器和外圍電路；所述主控制器分別連接所述通信模塊和外圍電路；所述通信模塊具有USB2.0接口。

【技術特征摘要】
1.一種FPGA開發板，包括：MicroUSB接口、電源模塊、FPGA核心芯片和外設模塊，其特征在于，還包括：與所述FPGA核心芯片連接的下載調試模塊；所述下載調試模塊包括：通信模塊、主控制器和外圍電路；所述主控制器分別連接所述通信模塊和外圍電路；所述通信模塊具有USB2.0接口。2.根據權利要求1所述的FPGA開發板，其特征在于，所述FPGA核心芯片是LatticeMXO2或MXO3系列芯片。3.根據權利要求1所述的FPGA開發板，其特征在于，所述主控制器采用STM32F0微控制器。4.根據權利要求1所述的FPGA開發板，其特征在于，所述外設模塊包括36個可擴展GPIO、4個輕觸按鍵、4個撥碼開關、2個三色燈、8個LED和2個7段數碼管；所述36個可擴展GPIO、4個輕觸按鍵、4個撥碼開關、2個三色燈、8個LED和2個7段數碼管均與所述FPGA核心芯片連接。5.根據權利要求1所述的FPGA開發板，其特征在于，所述下載調試模塊具有IAP功能。6.一種FPGA開發板的通信方法，其特征在于，利用...

【專利技術屬性】
技術研發人員：陳強，吳志軍，王安然，張澤，高尚，
申請(專利權)人：蘇州思得普信息科技有限公司，
類型：發明
國別省市：江蘇,32