半導體裝置的制造方法制造方法及圖紙

本申請公開了一種半導體裝置的制造方法，涉及半導體技術領域。所述方法包括：提供襯底結構，所述襯底結構包括：襯底；在所述襯底上用于MOS器件的鰭片；在所述襯底上位于所述鰭片周圍的隔離區，所述隔離區的上表面低于所述鰭片的上表面；在所述隔離區和所述鰭片上的層間電介質層，所述層間電介質層具有露出所述鰭片的一部分的溝槽；在所述鰭片的露出部分的上表面和側面上的柵極電介質層，以及在所述柵極電介質層上的功函數金屬層；以及對所述功函數金屬層進行離子注入，以增大所述MOS器件的閾值電壓。本申請可以提高MOS器件的可靠性。

Manufacturing Method of Semiconductor Device

The present application discloses a manufacturing method of a semiconductor device, which relates to the field of semiconductor technology. The method includes: providing a substrate structure comprising: a substrate; a fin for a MOS device on the substrate; an isolation area located around the fin on the substrate, the upper surface of the isolation area lower than the upper surface of the fin; and an interlayer dielectric layer on the isolation area and the fin, which has an interlayer dielectric layer exposing the fin. A part of the groove; a grid dielectric layer on the upper surface and side of the exposed part of the fin, and a work function metal layer on the grid dielectric layer; and ion implantation of the work function metal layer to increase the threshold voltage of the MOS device. This application can improve the reliability of MOS devices.

【技術實現步驟摘要】
半導體裝置的制造方法
本申請涉及半導體
，尤其涉及一種半導體裝置的制造方法。
技術介紹
隨著金屬氧化物半導體場效應晶體管(MetalOxideSemiconductorFieldEffectTransistor，MOSFET)關鍵尺寸的縮小，逐漸采用柵控能力更好的鰭式場效應晶體管(FinFieldEffectTransistor，FinFET)來替代平面器件。然而，本申請的專利技術人發現：FinFET在工作時，電場線集中分布在柵極與源極以及柵極與漏極交疊的區域，在鰭片的頂部的電場線的密度尤其大，這使得該區域的電場強度比較大，熱載流子效應嚴重，從而使得FinFET的可靠性比平面器件的可靠性差。對于平面器件來說，可以通過漏輕摻雜(LDD)工藝來減小柵極與源極以及柵極與漏極交疊的區域的電場強度，從而改善熱載流子效應。然而，對于FinFET來說，這種方式不足以使得柵極與源極以及柵極與漏極交疊的區域的電場強度減小到期望的程度，因此FinFET的可靠性有待進一步提高。
技術實現思路
本申請的一個目的在于提高MOS器件的可靠性。根據本申請的一方面，提供了一種半導體裝置的制造方法，包括：提供襯底結構，所述襯底結構包括：襯底；在所述襯底上用于MOS器件的鰭片；在所述襯底上位于所述鰭片周圍的隔離區，所述隔離區的上表面低于所述鰭片的上表面；在所述隔離區和所述鰭片上的層間電介質層，所述層間電介質層具有露出所述鰭片的一部分的溝槽；在所述鰭片的露出部分的上表面和側面上的柵極電介質層，以及在所述柵極電介質層上的功函數金屬層；以及對所述功函數金屬層進行離子注入，以增大所述MOS器件的閾值電壓。在一個實施例中，對所述露出部分的上表面上的功函數金屬層進行所述離子注入。在一個實施例中，對所述露出部分靠近所述層間電介質層的區域的上表面上的功函數金屬層進行所述離子注入。在一個實施例中，以所述層間電介質層為掩模進行所述離子注入。在一個實施例中，所述離子注入的注入能量小于5KeV。在一個實施例中，所述離子注入的注入方向與所述層間電介質層的法線之間的角度為0-20度。在一個實施例中，所述離子注入的注入方向與所述鰭片的側面平行。在一個實施例中，所述MOS器件為PMOS器件。在一個實施例中，所述離子注入注入的雜質包括下列中的一種或多種：Al、Ga。在一個實施例中，所述功函數金屬層包括下列中的一種或多種：TiN、TaC、MoN。在一個實施例中，所述MOS器件為NMOS器件。在一個實施例中，所述離子注入注入的雜質包括下列中的一種或多種：N、F、C、As、La。在一個實施例中，所述功函數金屬層包括下列中的一種或多種：TiAl、TaC、Al。根據本申請的另一方面，提供了一種半導體裝置的制造方法，包括：提供襯底結構，所述襯底結構包括：襯底；在所述襯底上的用于PMOS器件的第一鰭片和用于NMOS器件的第二鰭片；在所述襯底上位于所述第一鰭片和所述第二鰭片周圍的隔離區，所述隔離區的上表面低于所述第一鰭片和所述第二鰭片的上表面；在所述隔離區、所述第一鰭片和所述第二鰭片上的層間電介質層，所述層間電介質層具有露出所述第一鰭片的第一部分的第一溝槽以及露出所述第二鰭片的第二部分的第二溝槽；在所述第一部分和所述第二部分的上表面和側面上的柵極電介質層；以及在所述柵極電介質層上的第一功函數金屬層；對所述第一功函數金屬層進行第一離子注入，以增大所述PMOS器件的閾值電壓；在進行所述第一離子注入之后，去除所述第二部分的上表面和側面上的第一功函數金屬層；在所述第一部分的上表面和側面上的第一功函數金屬層、以及所述第二部分的上表面和側面上的柵極電介質層上形成第二功函數金屬層；以及對所述第二功函數金屬層進行第二離子注入，以增大所述NMOS器件的閾值電壓。在一個實施例中，對所述第一部分和所述第二部分的上表面上的第一功函數金屬層進行所述第一離子注入；對所述第一部分和所述第二部分的上表面上的第二功函數金屬層進行所述第二離子注入。在一個實施例中，對所述第一部分和所述第二部分靠近所述層間電介質層的區域的上表面上的第一功函數金屬層進行所述第一離子注入；對所述第一部分和所述第二部分靠近所述層間電介質層的區域的上表面上的第二功函數金屬層進行所述第二離子注入。在一個實施例中，以所述層間電介質層為掩模進行所述第一離子注入和所述第二離子注入。在一個實施例中，所述第一離子注入和所述第二離子注入的注入能量小于5KeV。在一個實施例中，所述第一離子注入的注入方向與所述層間電介質層的法線之間的角度為0-20度；所述第二離子注入的注入方向與所述層間電介質層的法線之間的角度為0-20度。在一個實施例中，所述第一離子注入的注入方向與所述第一鰭片的側面平行；所述第二離子注入的注入方向與所述第二鰭片的側面平行。在一個實施例中，所述第一離子注入注入的雜質包括下列中的一種或多種：Al、Ga；所述第二離子注入注入的雜質包括下列中的一種或多種：N、F、C、As、La。在一個實施例中，所述第一功函數金屬層包括下列中的一種或多種：TiN、TaC、MoN；所述第二功函數金屬層包括下列中的一種或多種：TiAl、TaC、Al。本申請實施例的制造方法中，在形成功函數金屬層后對功函數金屬層進行能夠增大MOS器件的閾值電壓的離子注入，從而減小MOS器件在工作時鰭片中的電場強度，提高了MOS器件的可靠性。通過以下參照附圖對本申請的示例性實施例的詳細描述，本申請的其它特征、方面及其優點將會變得清楚。附圖說明附圖構成本說明書的一部分，其描述了本申請的示例性實施例，并且連同說明書一起用于解釋本申請的原理，在附圖中：圖1是根據本申請一個實施例的半導體裝置的制造方法的簡化流程圖；圖2A示出了根據本申請一個實施例的形成襯底結構的一個階段的示意圖；圖2B是沿著圖2A的線B-B’截取的截面圖；圖3A示出了根據本申請一個實施例的形成襯底結構的一個階段的示意圖；圖3B是沿著圖3A的線B-B’截取的截面圖；圖4A示出了根據本申請一個實施例的形成襯底結構的一個階段的示意圖；圖4B是沿著圖4A的線B-B’截取的截面圖；圖5A示出了根據本申請一個實施例的形成襯底結構的一個階段的示意圖；圖5B是沿著圖5A的線B-B’截取的截面圖；圖6A示出了根據本申請一個實施例的襯底結構的示意圖；圖6B是沿著圖6A的線B-B’截取的截面圖；圖7示出了根據本申請一個實施例的半導體裝置的制造方法中對功函數金屬層進行離子注入的示意圖；圖8是根據本申請另一個實施例的半導體裝置的制造方法的簡化流程圖。具體實施方式現在將參照附圖來詳細描述本申請的各種示例性實施例。應理解，除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數字表達式和數值不應被理解為對本申請范圍的限制。此外，應當理解，為了便于描述，附圖中所示出的各個部件的尺寸并不必然按照實際的比例關系繪制，例如某些層的厚度或寬度可以相對于其他層有所夸大。以下對示例性實施例的描述僅僅是說明性的，在任何意義上都不作為對本申請及其應用或使用的任何限制。對于相關領域普通技術人員已知的技術、方法和裝置可能不作詳細討論，但在適用這些技術、方法和裝置情況下，這些技術、方法和裝置應當被視為本說明書的一部分。應注意，相似的標號和字母在下面的附圖中表示類似項，因本文檔來自技高網...

【技術保護點】
1.一種半導體裝置的制造方法，其特征在于，包括：提供襯底結構，所述襯底結構包括：襯底，在所述襯底上用于MOS器件的鰭片，在所述襯底上位于所述鰭片周圍的隔離區，所述隔離區的上表面低于所述鰭片的上表面，在所述隔離區和所述鰭片上的層間電介質層，所述層間電介質層具有露出所述鰭片的一部分的溝槽，在所述鰭片的露出部分的上表面和側面上的柵極電介質層，以及在所述柵極電介質層上的功函數金屬層；以及對所述功函數金屬層進行離子注入，以增大所述MOS器件的閾值電壓。

【技術特征摘要】
1.一種半導體裝置的制造方法，其特征在于，包括：提供襯底結構，所述襯底結構包括：襯底，在所述襯底上用于MOS器件的鰭片，在所述襯底上位于所述鰭片周圍的隔離區，所述隔離區的上表面低于所述鰭片的上表面，在所述隔離區和所述鰭片上的層間電介質層，所述層間電介質層具有露出所述鰭片的一部分的溝槽，在所述鰭片的露出部分的上表面和側面上的柵極電介質層，以及在所述柵極電介質層上的功函數金屬層；以及對所述功函數金屬層進行離子注入，以增大所述MOS器件的閾值電壓。2.根據權利要求1所述的方法，其特征在于，對所述露出部分的上表面上的功函數金屬層進行所述離子注入。3.根據權利要求2所述的方法，其特征在于，對所述露出部分靠近所述層間電介質層的區域的上表面上的功函數金屬層進行所述離子注入。4.根據權利要求1所述的方法，其特征在于，以所述層間電介質層為掩模進行所述離子注入。5.根據權利要求1所述的方法，其特征在于，所述離子注入的注入能量小于5KeV。6.根據權利要求1所述的方法，其特征在于，所述離子注入的注入方向與所述層間電介質層的法線之間的角度為0-20度。7.根據權利要求6所述的方法，其特征在于，所述離子注入的注入方向與所述鰭片的側面平行。8.根據權利要求1所述的方法，其特征在于，所述MOS器件為PMOS器件。9.根據權利要求8所述的方法，其特征在于，所述離子注入注入的雜質包括下列中的一種或多種：Al、Ga。10.根據權利要求8所述的方法，其特征在于，所述功函數金屬層包括下列中的一種或多種：TiN、TaC、MoN。11.根據權利要求1所述的方法，其特征在于，所述MOS器件為NMOS器件。12.根據權利要求11所述的方法，其特征在于，所述離子注入注入的雜質包括下列中的一種或多種：N、F、C、As、La。13.根據權利要求11所述的方法，其特征在于，所述功函數金屬層包括下列中的一種或多種：TiAl、TaC、Al。14.一種半導體裝置的制造方法，其特征在于，包括：提供襯底結構，所述襯底結構包括：襯底，在所述襯底上的用于PMOS器件的第一鰭片和用于NMOS器件的第二鰭片，在所述襯底上位于所述第一鰭片和所述第二鰭片周圍的隔離區，所述隔離區的上表面低于所述第一鰭片和所述第二鰭片的上表面，在所述隔離區、所述第一鰭片和所述第二鰭片上的層間電介質...

【專利技術屬性】
技術研發人員：王楠，潘梓誠，洪中山，
申請(專利權)人：中芯國際集成電路制造上海有限公司，中芯國際集成電路制造北京有限公司，
類型：發明
國別省市：上海,31