半導體器件和制造半導體器件的方法技術

本申請涉及半導體器件和制造半導體器件的方法。在包括非易失性存儲器的半導體器件中，未選定位的存儲器晶體管的信息在信息寫入操作期間被意外擦除。阱區被提供在SOI襯底中限定的塊體區的存儲器區中。具有LDD區和擴散層的存儲器晶體管被提供在所述阱區中。抬升的外延層被提供在所述阱區的所述表面上。所述LDD區從所述阱區的定位在柵電極的側壁表面正下方的部分提供至所述阱區的定位在所述抬升的外延層正下方的部分。所述擴散層被提供在所述抬升的外延層中。

Semiconductor Devices and Methods of Manufacturing Semiconductor Devices

The present application relates to semiconductor devices and methods for manufacturing semiconductor devices. In semiconductor devices including nonvolatile memory, the information of the unselected memory transistor is accidentally erased during the information writing operation. The well area is provided in the memory area of the block area defined in the SOI substrate. A memory transistor having an LDD region and a diffusion layer is provided in the trap region. The elevated epitaxial layer is provided on the surface of the well area. The LDD region is provided from the part positioned directly below the side wall surface of the gate electrode in the well region to the part positioned directly below the lifted epitaxial layer in the well region. The diffusion layer is provided in the lifted epitaxial layer.

【技術實現步驟摘要】
半導體器件和制造半導體器件的方法相關申請的交叉引用于2017年6月19日提交的包括說明書、附圖和摘要的日本專利申請No.2017-119559的公開內容以引用的方式整體并入在本文中。
本專利技術涉及一種半導體器件和制造半導體器件的方法。例如，本專利技術能夠優選地用于包括具有電荷存儲層的非易失性存儲器的半導體器件。
技術介紹
閃速存儲器已經被廣泛地用作電可寫和可擦除的非易失性存儲器。例如，日本未經審查的專利申請公布No.2016-72470公開了包括閃速存儲器的半導體器件。在閃速存儲器的存儲器晶體管中，在半導體襯底的阱區中彼此隔開一定的距離提供一對擴散層。柵電極被提供在存在所述一對擴散層之間的溝道的區上方，所述柵電極與所述區之間具有柵極絕緣膜，所述柵極絕緣膜之間中包括電荷存儲層。對于選定位的存儲器晶體管上的信息寫入操作，將電子從阱區注入到電荷存儲層以寫入信息。對于信息擦除操作，將空穴從柵電極注入到電荷存儲層以擦除信息。對于信息讀取操作，使用存儲器晶體管的閾值電壓在其中電子存儲在電荷存儲層中的情況與其中無電子存儲在電荷存儲層中的情況之間的差異來讀取信息。
技術實現思路
對于選定位的存儲器晶體管的信息寫入操作，將正偏壓應用于柵電極，并且將負偏壓應用于阱區，從而將電子從阱區注入到電荷存儲層中。在未選定位的存儲器晶體管中，將負偏壓應用于柵電極，使得沒有將電子從阱區注入到電荷存儲層中。此時，將正偏壓應用于耦接至位線的擴散層，并且所述擴散層與向其應用負偏壓的阱區之間存在電勢差。當擴散層與LDD區之間的雜質濃度分布急劇變化時，可能由于此種電勢差而生成熱空穴。因為負偏壓被應用于柵電極，所以熱空穴被注入到電荷存儲層中。如果電極被存儲在電荷存儲層中，那么信息可以由于這種熱空穴注入而被意外擦除。當擴散層與LDD區之間的雜質濃度分布略微變化時，溝道區的電勢可能由于從擴散層延伸的耗盡層而浮動。具體地，如果減少了柵電極的柵極長度，那么溝道區的電勢可能容易浮動。因此，在電荷存儲層中存儲的電子可能由于向其應用負偏壓的柵電極與溝道區之間的電勢差而被提取到阱區(溝道區)，以引起信息的意外擦除。專利技術人已經發現，由于存儲器晶體管的擴散層的雜質濃度分布，因此在信息寫入操作期間可能在包括閃速存儲器的半導體器件中發生意外擦除(寫入干擾)，即，未選定位的存儲器晶體管的信息的意外擦除。根據本說明書和附圖的描述，其它目標和新穎特征將被闡明。一個實施例的半導體器件包括半導體襯底、元件區、半導體元件和抬升部。半導體襯底包括半導體基礎襯底和半導體層，所述半導體層在半導體基礎襯底上方形成，并且在所述半導體層與所述半導體基礎襯底之間具有絕緣膜。元件區被限定在半導體基礎襯底和半導體層中的每一個中，并且所述元件區包括在定位在半導體基礎襯底和半導體層中的一個中的半導體區中限定的第一元件區。半導體元件被形成在元件區中，并且包括存儲器晶體管，所述存儲器晶體管具有存儲器柵電極，所述存儲器柵電極被設置在位于第一元件區中的半導體區的表面的上方，在所述半導體區的表面和所述存儲器柵電極之間具有包括電荷存儲層的柵絕緣膜。在將所述存儲器柵電極夾在中間的情況下的位于所述存儲器柵電極的柵極長度方向上的第一側和第二側中的每一側上的所述半導體區的一部分中，從在上面設置有所述柵極絕緣膜的所述半導體區的表面的位置到所述比所述表面高的位置來形成所述抬升部。存儲器晶體管包括第一雜質區和第二雜質區。第一雜質區從半導體區的定位在存儲器柵電極的相對側壁表面中的每個正下方的部分形成到半導體區的定位在抬升部正下方的部分，并且具有第一雜質濃度。第二雜質區被形成在所述抬升部中，并且具有比所述第一雜質濃度高的第二雜質濃度。另一實施例的制造半導體器件的方法包括以下步驟。提供半導體襯底，所述半導體襯底具有在半導體基礎襯底上方的半導體層，在所述半導體層與所述半導體基礎襯底之間具有絕緣膜。在半導體襯底中限定第一區和第二區，并且將定位在第一區中的半導體層和絕緣膜去除，以暴露半導體基礎襯底，但是使半導體層和絕緣膜定位在第二區中。在涉及在第一區中限定第一元件區的步驟的同時，通過在半導體襯底中形成隔離區來限定元件區。在涉及在第一元件區中形成存儲器晶體管的步驟的同時形成半導體元件。形成存儲器晶體管的步驟還包括以下步驟。在第一元件區中形成具有第一導電類型的阱區。在具有柵極絕緣膜的阱區上方形成存儲器柵電極，所述柵極絕緣膜包括在其之間中的電荷存儲層。使用存儲器柵電極作為注入掩模來引入具有第二導電類型的第一雜質，以在阱區中形成具有第一雜質濃度的第一雜質區。通過外延生長過程，在阱區的表面上形成抬升部。在存儲器柵電極的側壁表面上形成側壁絕緣膜。使用存儲器柵電極和側壁絕緣膜作為注入掩模來注入具有第二導電類型的第二雜質，以在抬升部中形成具有比第一雜質濃度高的第二雜質濃度的第二雜質區。另一實施例的制造半導體器件的方法包括以下步驟。提供半導體襯底，所述半導體襯底具有在半導體基礎襯底上方的半導體層，所述半導體基礎襯底之間具有絕緣膜。在半導體襯底中限定第一區和第二區，并且保留定位在第一區中的半導體層和絕緣膜，同時將定位在第二區中的半導體層和絕緣膜被去除，以暴露半導體基礎襯底。在涉及在第二區中限定第一元件區的步驟的同時，通過在半導體襯底中形成隔離區來限定元件區。在涉及在第一元件區中形成存儲器晶體管的步驟的同時形成半導體元件。形成存儲器晶體管的步驟包括以下步驟。在定位在第一元件區中的半導體層上方形成存儲器柵電極，在所述存儲器柵電極和所述半導體層之間具有包含電荷存儲層的柵極絕緣膜。使用存儲器柵電極作為注入掩模，來引入具有第二導電類型的第一雜質，以在半導體層中形成具有第一雜質濃度的第一雜質區。通過外延生長過程，在半導體層的表面上方形成抬升部。在存儲器柵電極的側壁表面上形成側壁絕緣膜。使用存儲器柵電極和側壁絕緣膜作為注入掩模來注入具有第二導電類型的第二雜質，以在抬升部中形成具有比第一雜質濃度高的第二雜質濃度的第二雜質區。根據一個實施例的半導體器件，能夠抑制未選定位的存儲器晶體管的寫入干擾。根據另一實施例的制造半導體器件的方法，能夠制造抑制未選定位的存儲器晶體管的寫入干擾的半導體器件。根據另一實施例的制造半導體器件的方法，能夠制造抑制未選定位的存儲器晶體管的寫入干擾的半導體器件。附圖說明圖1是第一實施例的半導體器件的截面視圖。圖2是圖示第一實施例中的制造半導體器件的方法的一個步驟的截面視圖。圖3是圖示第一實施例中的、在圖2中所圖示的步驟之后執行的步驟的截面視圖。圖4是圖示第一實施例中的、在圖3中所圖示的步驟之后執行的步驟的截面視圖。圖5是圖示第一實施例中的、在圖4中所圖示的步驟之后執行的步驟的截面視圖。圖6是圖示第一實施例中的、在圖5中所圖示的步驟之后執行的步驟的截面視圖。圖7是圖示第一實施例中的、在圖6中所圖示的步驟之后執行的步驟的截面視圖。圖8是圖示第一實施例中的、在圖7中所圖示的步驟之后執行的步驟的截面視圖。圖9是圖示第一實施例中的、在圖8中所圖示的步驟之后執行的步驟的截面視圖。圖10是圖示第一實施例中的、在圖9中所圖示的步驟之后執行的步驟的截面視圖。圖11是圖示第一實施例中的、在圖10中所圖示的步驟之后執行的步驟的截面視圖。圖12是圖示第一實施例中的、在圖11中本文檔來自技高網...

【技術保護點】
1.一種半導體器件，所述半導體器件包括：半導體襯底，所述半導體襯底包括半導體基礎襯底和半導體層，所述半導體層被形成在所述半導體基礎襯底的上方，在所述半導體層與所述半導體基礎襯底之間具有絕緣膜；元件區，所述元件區被限定在所述半導體基礎襯底和所述半導體層中的每一個中，并且所述元件區包括第一元件區，所述第一元件區被限定在位于所述半導體基礎襯底和所述半導體層之一中的半導體區中；半導體元件，所述半導體元件被形成在所述元件區中，并且所述半導體元件包括存儲器晶體管，所述存儲器晶體管具有存儲器柵電極，所述存儲器柵電極被設置在位于所述第一元件區中的所述半導體區的表面上方，在所述半導體區的表面和所述存儲器柵電極之間具有包含電荷存儲層的柵極絕緣膜；抬升部，在所述半導體區的一部分中，在從具有在表面上方設置有所述柵極絕緣膜的所述半導體區的所述表面的位置到高于該表面的位置形成所述抬升部，所述一部分是位于在跨越所述存儲器柵電極地、在所述存儲器柵電極的柵極長度方向上的第一側和第二側中的每一側上；其中，所述存儲器晶體管包括：第一雜質區，所述第一雜質區被形成在從位于所述存儲器柵電極的相對的側壁表面中的每一個側壁表面的正下方的所述半導體區的一部分到位于所述抬升部的正下方的所述半導體區的一部分，并且所述第一雜質區具有第一雜質濃度；以及第二雜質區，所述第二雜質區被形成在所述抬升部中，并且所述第二雜質區具有比所述第一雜質濃度高的第二雜質濃度。...

【技術特征摘要】
2017.06.19 JP 2017-1195591.一種半導體器件，所述半導體器件包括：半導體襯底，所述半導體襯底包括半導體基礎襯底和半導體層，所述半導體層被形成在所述半導體基礎襯底的上方，在所述半導體層與所述半導體基礎襯底之間具有絕緣膜；元件區，所述元件區被限定在所述半導體基礎襯底和所述半導體層中的每一個中，并且所述元件區包括第一元件區，所述第一元件區被限定在位于所述半導體基礎襯底和所述半導體層之一中的半導體區中；半導體元件，所述半導體元件被形成在所述元件區中，并且所述半導體元件包括存儲器晶體管，所述存儲器晶體管具有存儲器柵電極，所述存儲器柵電極被設置在位于所述第一元件區中的所述半導體區的表面上方，在所述半導體區的表面和所述存儲器柵電極之間具有包含電荷存儲層的柵極絕緣膜；抬升部，在所述半導體區的一部分中，在從具有在表面上方設置有所述柵極絕緣膜的所述半導體區的所述表面的位置到高于該表面的位置形成所述抬升部，所述一部分是位于在跨越所述存儲器柵電極地、在所述存儲器柵電極的柵極長度方向上的第一側和第二側中的每一側上；其中，所述存儲器晶體管包括：第一雜質區，所述第一雜質區被形成在從位于所述存儲器柵電極的相對的側壁表面中的每一個側壁表面的正下方的所述半導體區的一部分到位于所述抬升部的正下方的所述半導體區的一部分，并且所述第一雜質區具有第一雜質濃度；以及第二雜質區，所述第二雜質區被形成在所述抬升部中，并且所述第二雜質區具有比所述第一雜質濃度高的第二雜質濃度。2.根據權利要求1所述的半導體器件，其中，所述半導體區位于所述半導體基礎襯底中，其中，所述第一元件區具有阱區，所述阱區具有第一導電類型，其中，所述存儲器晶體管被設置在所述阱區中，以及其中，所述第一雜質區被形成在所述阱區的一部分中。3.根據權利要求2所述的半導體器件，其中，所述半導體元件包括在所述阱區中形成的選擇晶體管，以及其中，所述選擇晶體管以串聯方式被電氣耦接至所述存儲器晶體管。4.根據權利要求2所述的半導體器件，其中，所述半導體區包括：第二元件區，所述第二元件區被限定在所述半導體基礎襯底中；以及第三元件區，所述第三元件區被限定在所述半導體層中，以及其中，所述半導體元件包括：第一晶體管，所述第一晶體管被形成在所述第二元件區中；以及第二晶體管，所述第二晶體管被形成在所述第三元件區中，其中，所述第一晶體管以第一電壓操作，以及其中，所述第二晶體管以比所述第一電壓低的第二電壓操作。5.根據權利要求1所述的半導體器件，其中，所述半導體區位于所述半導體層中，以及其中，所述第一雜質區被形成在所述半導體層的一部分中。6.根據權利要求5所述的半導體器件，其中，所述半導體元件包括在所述半導體層中形成的選擇晶體管，以及其中，所述選擇晶體管以串聯方式被電氣耦接至所述存儲器晶體管。7.根據權利要求5所述的半導體器件，其中，所述半導體區包括：第二元件區，所述第二元件區被限定在所述半導體基礎襯底中；以及第三元件區，所述第三元件區被限定在所述半導體層中，以及其中，所述半導體元件包括：第一晶體管，所述第一晶體管被形成在所述第二元件區中；以及第二晶體管，所述第二晶體管被形成在所述第三元件區中，其中，所述第一晶體管以第一電壓操作，以及其中，所述第二晶體管以比所述第一電壓低的第二電壓操作。8.一種制造半導體器件的方法，所述方法包括以下步驟：提供半導體襯底，所述半導體襯底具有在半導體基礎襯底上方形成的半導體層，在所述半導體層與所述半導體基礎襯底之間具有絕緣膜；在所述半導體襯底中限定第一區和第二區，并且將位于所述第一區中的所述半導體層和所述絕緣膜去除，以便暴露所述半導體基礎襯底并且保留位于所述第二區中的所述半導體層和所述絕緣膜；在包含有在所述第一區中限定第一元件區的步驟的同時，通過在所述半導體襯底中形成隔離區來限定元件區；以及在包含有在所述第一元件區中形成存儲器晶體管的步驟的同時，形成半導體元件，其...

【專利技術屬性】
技術研發人員：阿部真一郎，橋本孝司，山越英明，大水祐人，
申請(專利權)人：瑞薩電子株式會社，
類型：發明
國別省市：日本,JP