集成電路測試裝置制造方法及圖紙

本發明專利技術提供一種集成電路測試裝置。待測集成電路接收輸入信號，并根據輸入信號的第一脈沖寬度而選擇于第一輸出端以及第二輸出端其中之一輸出一輸出信號，以及根據第一脈沖寬度與第二脈沖寬度的差異而產生誤差信號。測試機臺根據輸出信號以及誤差信號以產生待測集成電路的輸入信號。本發明專利技術所述的集成電路測試裝置，較傳統的量測方式大幅減少測試的時間，可以更精準地得知死帶區范圍及死帶區間隔，即可準確偵測到第一狀態與死帶狀態以及第二狀態與死帶狀態的交界點。

Integrated circuit test device

The present invention provides an integrated circuit test device. The measured integrated circuit receives an input signal according to the first pulse width of the input signal to the first output terminal and the second output end of the output signal, and according to the first pulse width and pulse width second to generate an error signal. The test machine generates an input signal for the integrated circuit according to the output signal and the error signal. Integrated circuit testing device of the invention comprises the traditional measuring methods greatly reduce the testing time, can be more precise that the dead band range and dead zone interval can be accurately detected the first state and dead band state and the second state and death with state of the junction point.

【技術實現步驟摘要】

本專利技術是有關于一種集成電路(integrated circuit, IC )的 測試裝置，特別是有關于一種伺服馬達(servomotor)控制集成 電路的測試裝置。
技術介紹
伺服馬達控制集成電路根據周期固定且脈沖寬度調制(pulse width modulation, PWM )的輸入信號決定是否輸出輸出信號以 及決定每個輸出信號的脈沖寬度，而當各輸出信號均無輸出時， 稱之為死帶區(deadband， DB )。圖l是顯示傳統伺服馬達控制集成電路的管腳圖。其中，第l 腳位為輸入端，用以接收一固定周期的脈沖寬度調制輸入信號 INpwm。第2腳位、第3腳位為輸出端，根據脈沖寬度調制輸入信 號INpwm分別產生第 一輸出信號OUTi及第二輸出信號OUT2,且 第一輸出信號OUTi與第二輸出信號OUT2不會同時存在。第4腳位為輸出端，用以輸出一模擬誤差信號EA。圖2是顯示傳統伺服馬達控制集成電路中各信號的波形圖。在 圖2中，標號n所指示為第一輸出信號OUL以及第二輸出信號 OUT2皆無輸出產生的狀態，即集成電路進入死帶區，稱之為死帶 狀態；標號1H所指示為只有第二輸出信號0UT2有輸出的狀態，稱 之為第二狀態；標號I所指示為只有第一輸出信號OUL有輸出的狀態，稱之為第一狀態。舉例來說，假設輸入信號INPWM的周期為20毫秒而且其脈沖寬度為1.5毫秒時，集成電路則進入死帶區。如圖2所示，死帶狀態是顯示輸入信號INpwM的脈沖寬度為1.5毫秒時，即符合進入死帶區的條件。所以，第一輸出信號oim以及第二輸出信號OUT2皆無輸出產生。第一狀態是顯示輸入信號INpwm的脈沖寬度小于1.5毫秒時，第 一輸出信號OUTi有輸出產 生。第二狀態是顯示輸入信號INpwm的脈沖寬度大于1.5毫秒時， 第二輸出信號OUT2有輸出產生。對伺服馬達控制集成電路而言，偵測死帶區的存在是相當重 要的，即各伺服馬達控制集成電路都必須要有如圖2所述的三種狀 態存在。圖3是顯示傳統伺服馬達控制集成電路的測試架構。在圖 3中，測試機臺320的輸出端連接至伺服馬達控制集成電路310的 第l腳位，而伺服馬達控制集成電路310的第2腳位、第3腳位分別 連接至測試機臺320的輸入端。測試機臺320輸出輸入信號INpwm 給伺服馬達控制集成電路310,而測試機臺3 2 0接收伺服馬達控制 集成電路310輸出的第 一輸出信號OUTi以及第二輸出信號OUT2。 然后，測試機臺320慢慢調整輸入信號INpwM的脈沖寬度，用以產 生伺服馬達控制集成電路310的第 一狀態、第二狀態及死帶狀態。 其中，死帶區的范圍涵蓋整個死帶狀態。圖4是顯示傳統伺服馬達控制集成電路的測試信號波形圖。假 設測試機臺320 —開始輸出的輸入信號INpwm的脈沖寬度為1401 微秒，如圖4所示，測試機臺320量測到伺服馬達控制集成電路310 輸出第一輸出信號OUTi。由圖2得知，OUT1有輸出時為第一狀態，即輸入信號INPWM脈沖寬度小于死帶區脈沖寬度的范圍。所以，測試機臺320逐漸慢慢增加輸入信號INpwm的脈沖寬度，每次增加1 微秒，直到增加到1501微秒時，第一輸出信號OUTi以及第二輸出 信號OUT2同時無信號產生，此時伺服馬達控制集成電路310進入 死帶區。測試機臺320繼續慢慢增加輸入信號INpwm的脈沖寬度， 直到伺服馬達控制集成電路310的第二輸出信號OUT2有信號產 生。在圖4中，死帶區范圍為1501微秒~ 1508微秒，所以死帶區間隔TDB為8微秒。因為制程影響，各伺服馬達控制集成電路的死帶區范圍以及 死帶區間隔可能不會完全一致。例如，有些集成電路的死帶區范圍可能落在1530微秒 1534微秒或是落在1487微秒~ 1495微秒之間。所以，輸入信號INPWM的脈沖寬度必須涵蓋所有集成電路的 死帶區范圍。例如，由測試機臺輸出的輸入信號INPWM的脈沖寬度要從1401微秒~ 1600微秒，才能量測到全部集成電路的死帶區范 圍，即需要200個固定周期的測試時間。然而，太大的脈沖寬度調 整范圍會增加測試的時間；反之，如果縮短脈沖寬度調整范圍則 有可能會測試不到死帶區而造成良率下降。
技術實現思路
有鑒于此，本專利技術提供一種集成電路的測試裝置，用以量測 死帶區的分布范圍。應用在具有接收脈沖寬度調制輸入信號的控 制集成電路，量測該控制集成電路不同輸出信號輸出以及死帶區 的分布范圍。測試機臺根據控制集成電路輸出的輸出信號以及誤 差信號調整控制集成電路輸入信號的脈沖寬度。本專利技術提供 一 集成電路測試裝置。上述集成電路測試裝置包 括一待測集成電路以及一測試機臺。上述待測集成電^各用以接收 一輸入信號，并根據上述輸入信號的 一 第 一脈沖寬度而選擇于一 第一輸出端以及一第二輸出端其中之一輸出 一輸出信號，以及根 據上述第 一 脈沖寬度與 一 第二脈沖寬度的差異而產生 一 誤差信 號。上述測試機臺用以根據上述輸出信號以及上述誤差信號產生 上述輸入信號。本專利技術所述的集成電路測試裝置，上述測試機臺是根據上述 輸出信號以及上述誤差信號調整上述第一脈沖寬度。本專利技術所述的集成電路測試裝置，上述第二脈沖寬度是根據 上述待測集成電路的制程變異而決定。本專利技術所述的集成電S各測試裝置，當上述第 一脈沖寬度等于 上述第二脈沖寬度時，則不產生上述誤差信號。本專利技術所述的集成電路測試裝置，當上述第一脈沖寬度等于 上述第二脈沖寬度時，則上述第一輸出端以及上述第二輸出端皆 不產生上述輸出信號。本專利技術所述的集成電路測試裝置，上述待測集成電路為一伺 服馬達控制集成電路。本專利技術所述的集成電路測試裝置，上述誤差信號為一數字信號。本專利技術另提供一集成電路測試裝置。上述集成電路測試裝置 包括一持測集成電路、 一調整電^各以及一測試j幾臺。上述待測集 成電路用以接收一輸入信號，并根據上述輸入信號的一第一脈沖 寬度而選擇于一第一輸出端以及一第二輸出端其中之一輸出 一輸 出信號，以及根據上述第一脈沖寬度與一第二脈沖寬度的差異而 產生一誤差信號。上述調整電路用以接收上述誤差信號，并調整 上述誤差信號以產生一調整信號。上述測試機臺用以根據上述輸 出信號以及上述調整信號產生上述輸入信號。本專利技術所述的集成電路測試裝置，上述測試機臺是根據上迷 輸出信號以及上述調整信號調整上述第一脈沖寬度。本專利技術所述的集成電路測試裝置，上述第二脈沖寬度是根據 上述待測集成電路的制程變異而決定。本專利技術所述的集成電路測試裝置，當上述第一脈沖寬度等于 上述第二脈沖寬度時，則不產生上述誤差信號。本專利技術所述的集成電路測試裝置，當上述第 一脈沖寬度等于 上述第二脈沖寬度時，則上述第一輸出端以及上述第二輸出端皆 不產生上述輸出信號。本專利技術所述的集成電路測試裝置，上述待測集成電路為 一 伺服馬達控制集成電路。本專利技術所述的集成電路測試裝置，上述調整電路接收上述誤 差信號，并調整上迷誤差信號的脈沖寬度以產生上述調整信號。本專利技術所述的集成電路測試裝置，上述誤差信號為一模擬信號本專利技術所述的集成電路測試裝置，上述調整電路接收上述誤 差信號，并轉換上述誤差信號為數字信號形式以產生上述調整信本專利技術所述的集成電路測試裝置，上述調整電路接收上述誤 差信號，并轉換上述誤差信號為一數字信號，以本文檔來自技高網...

【技術保護點】
一種集成電路測試裝置，其特征在于，該集成電路測試裝置包括：一待測集成電路，用以接收一輸入信號，并根據上述輸入信號的一第一脈沖寬度而選擇于一第一輸出端以及一第二輸出端其中之一輸出一輸出信號，以及根據上述第一脈沖寬度與一第二脈沖寬度的差 異而產生一誤差信號；以及一測試機臺，用以根據上述輸出信號以及上述誤差信號產生上述輸入信號。

【技術特征摘要】

【專利技術屬性】
技術研發人員：陳柏璋，
申請(專利權)人：普誠科技股份有限公司，
類型：發明
國別省市：71[中國|臺灣]