半導體結構的制造方法及兩種半導體結構技術

本發明專利技術實施例提供一種半導體結構的制造方法和兩種半導體結構，制造方法包括：提供基底以及硅層，且所述基底暴露出所述硅層頂面；沉積處理，在所述硅層上形成合金層，所述沉積處理在含氮氛圍下進行，且所述含氮氛圍中的氮原子濃度隨沉積處理時間的增加而增加；對所述合金層以及所述硅層進行退火處理。本發明專利技術實施例中，氮原子濃度增加能夠控制合金層的硅化反應，從而避免線寬效應，并降低半導體結構的電阻。

【技術實現步驟摘要】
半導體結構的制造方法及兩種半導體結構
本專利技術實施例涉及半導體領域，特別涉及一種半導體結構的制造方法及兩種半導體結構。
技術介紹
隨著集成電路規模的不斷發展，半導體結構的特征尺寸不斷縮小。根據尺寸等比例縮小的原則，柵極、源極和漏極等結構的接觸面積相應變小。接觸電阻隨著接觸面積的變小不斷增大，從而使得半導體結構的串聯電阻增大，并產生工作速度減慢和放大特性衰退等問題。因此，通常采用金屬硅化物以形成歐姆接觸，從而降低接觸電阻。但目前部分金屬硅化物還存在線寬效應或者高電阻等問題。線寬效應是指金屬硅化物的電阻會隨著線寬或接觸面積的減小而增加。當線寬變得過窄時，金屬硅化物相變的溫度和時間將大大增加；而過高的退火溫度會加劇硅原子的擴散，從而造成漏電甚至短路的問題。因此隨著半導體結構的不斷變小，會出現金屬硅化物相變不充分而使接觸電阻增加的現象。線寬效應或者高電阻都會降低半導體結構的性能。
技術實現思路
本專利技術實施例提供一種半導體結構的制造方法及兩種半導體結構，以解決金屬硅化物的線寬效應和高電阻的問題，進而提高半導體結構的性能。為解決上述問題，本專利技術實施例提供一種半導體結構的制造方法，包括：提供基底以及硅層，且所述基底暴露出所述硅層頂面；沉積處理，在所述硅層上形成合金層，所述沉積處理在含氮氛圍下進行，且所述含氮氛圍中的氮原子濃度隨沉積處理時間的增加而增加；對所述合金層以及所述硅層進行退火處理。另外，所述氮原子濃度增加的方式包括：階梯式遞增或線性遞增。另外，所述沉積處理具有變化的沉積速率，且所述沉積速率隨著所述沉積處理時間的增加而降低。另外，所述沉積速率具有三段式變化區間，且各所述變化區間的所述沉積速率呈線性遞減函數關系。另外，各所述變化區間的所述沉積速率的線性遞減函數的斜率不同。另外，所述沉積處理包括兩階段式沉積處理，所述兩階段式沉積處理包括第一沉積處理和第二沉積處理，所述第一沉積處理具有第一初始氮原子濃度，所述第二沉積處理具有第二初始氮原子濃度，所述第二初始氮原子濃度大于所述第一初始氮原子濃度。另外，在形成所述合金層之前，還包括步驟：基于第一氣體的等離子體和第二氣體的等離子體對所述硅層進行表面處理，所述第一氣體包括惰性氣體，所述第二氣體包括還原性氣體，且所述第一氣體的流量大于或等于所述第二氣體的流量。另外，所述硅層為多晶硅層。另外，所述合金層包括鈦合金中的一種或多種組合，所述合金層中鈦含量不超過10at％。另外，所述沉積處理還包括在所述合金層上形成金屬層。本專利技術實施例還提供一種半導體結構，包括：基底以及硅層，且所述基底暴露出所述硅層頂面；所述硅層上具有合金層，所述合金層中具有氮原子，且距所述硅層越遠，所述氮原子的含量遞增。另外，所述氮原子遞增的方式包括：線性遞增或階梯式遞增。另外，所述合金層包括依次層疊的第一合金層和第二合金層，且所述第二合金層中的氮含量大于所述第一合金層中的氮含量。另外，所述硅層與所述合金層用于構成柵極結構。本專利技術實施例還提供一種半導體結構，包括：基底以及硅層，且所述基底暴露出所述硅層頂面；所述硅層的頂面具有金屬硅化物層，所述金屬硅化物層中含有氮原子，且距所述硅層越遠，所述氮原子的含量遞增。與現有技術相比，本專利技術實施例提供的技術方案具有以下優點：在硅層上形成合金層，合金層的沉積處理在含氮氛圍下進行，且氮原子濃度隨沉積處理時間的增加而增加。即在形成的合金層中，距離硅層越近，氮含量越小；距硅層越遠，氮含量越大。由于氮原子具有較大的電負性，能夠吸引部分金屬原子，從而降低金屬原子對硅原子的消耗，以保證半導體結構的電性能；此外，氮原子濃度遞增還能夠控制合金層的硅化反應，以降低最終形成的金屬硅化物層的電阻，并避免線寬效應，進而提高半導體結構的性能。附圖說明一個或多個實施例通過與之對應的附圖中的圖片進行示例性說明，這些示例性說明并不構成對實施例的限定，附圖中具有相同參考數字標號的元件表示為類似的元件，除非有特別申明，附圖中的圖不構成比例限制。圖1-圖4為本專利技術第一實施例提供的半導體結構的制造方法中各步驟對應的結構示意圖；圖5為本專利技術第一實施例提供的半導體結構的制造方法中形成合金層的原理圖；圖6為本專利技術第一實施例提供的半導體結構的制造方法中形成合金層對應的局部結構圖；圖7為本專利技術第一實施例提供的半導體結構的制造方法中沉積速率的變化折線圖；圖8-圖11為本專利技術第二實施例提供的半導體結構的制造方法中各步驟對應的結構示意圖；圖12為本專利技術第二實施例提供的半導體結構的制造方法中形成第一合金層和第二合金層的原理圖；圖13為本專利技術第二實施例提供的半導體結構的制造方法中形成第一合金層和第二合金層對應的局部結構圖。具體實施方式由
技術介紹
可知，目前金屬硅化物還存在線寬效應或者高電阻等問題，半導體結構的性能有待提升。為提高半導體結構的性能，可以采用合金層與硅進行反應，以形成具有多種金屬硅化物的金屬硅化物層。不同的金屬硅化物可以互補，從而優化線寬效應并降低電阻。但是由于合金層中不同金屬的原子半徑相差較大，各種金屬的硅化反應程度相差較大，最終形成的金屬硅化物層難以兼具不同金屬硅化物的優點，以及弱化不同金屬硅化物的缺點。為解決上述問題，本專利技術實施例提供一種半導體結構的制造方法，包括：在硅層上形成合金層，合金層的沉積處理在含氮氛圍下進行，且氮原子濃度隨沉積處理時間的增加而增加。氮原子濃度遞增能夠控制合金層的硅化反應，以降低最終形成的金屬硅化物層的電阻，并避免線寬效應，進而提高半導體結構的性能。另外，由于氮原子具有較大的電負性，氮原子還能夠吸引部分金屬原子，從而降低金屬原子對硅原子的消耗，以保證半導體結構的電性能。為使本專利技術實施例的目的、技術方案和優點更加清楚，下面將結合附圖對本專利技術的各實施例進行詳細的闡述。然而，本領域的普通技術人員可以理解，在本專利技術各實施例中，為了使讀者更好地理解本申請而提出了許多技術細節。但是，即使沒有這些技術細節和基于以下各實施例的種種變化和修改，也可以實現本申請所要求保護的技術方案。本專利技術第一實施例提供一種半導體結構的制造方法，圖1-圖4為第一實施例提供半導體結構的制造方法中各步驟對應的結構示意圖；圖5為第一實施例提供的半導體結構的制造方法中形成合金層的原理圖；圖6為第一實施例提供的半導體結構的制造方法中形成合金層對應的局部結構圖；圖7為第一實施例提供的半導體結構的制造方法中沉積速率的變化折線圖。以下將結合附圖進行具體說明。參考圖1，包括：提供基底130以及硅層100，且基底130暴露出硅層100頂面。為降低基底130及硅層100氧化的幾率，半導體結構可以放置在氮氣等惰性氣體的環境中。基底130的材料可以包括硅、鍺、絕緣體上硅、藍寶石、碳化硅、砷化鎵、氮化鋁或者氧化鋅硅等。基底130可以包括隔離結構和有源區。隔離結構可以限定多個有源區。隔離結構可以通過用絕緣本文檔來自技高網...

【技術保護點】
1.一種半導體結構的制造方法，其特征在于，包括：/n提供基底以及硅層，且所述基底暴露出所述硅層頂面；/n沉積處理，在所述硅層上形成合金層，所述沉積處理在含氮氛圍下進行，且所述含氮氛圍中的氮原子濃度隨沉積處理時間的增加而增加；/n對所述合金層以及所述硅層進行退火處理。/n

【技術特征摘要】
1.一種半導體結構的制造方法，其特征在于，包括：
提供基底以及硅層，且所述基底暴露出所述硅層頂面；
沉積處理，在所述硅層上形成合金層，所述沉積處理在含氮氛圍下進行，且所述含氮氛圍中的氮原子濃度隨沉積處理時間的增加而增加；
對所述合金層以及所述硅層進行退火處理。


2.根據權利要求1所述的半導體結構的制造方法，所述氮原子濃度增加的方式包括：階梯式遞增或線性遞增。


3.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述沉積處理具有變化的沉積速率，且所述沉積速率隨著所述沉積處理時間的增加而降低。


4.根據權利要求3所述的半導體結構的制造方法，其特征在于，所述沉積速率具有三段式變化區間，且各所述變化區間的所述沉積速率呈線性遞減函數關系。


5.根據權利要求4所述的半導體結構的制造方法，其特征在于，各所述變化區間的所述沉積速率的線性遞減函數的斜率不同。


6.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述沉積處理包括兩階段式沉積處理，所述兩階段式沉積處理包括第一沉積處理和第二沉積處理，所述第一沉積處理具有第一初始氮原子濃度，所述第二沉積處理具有第二初始氮原子濃度，所述第二初始氮原子濃度大于所述第一初始氮原子濃度。


7.根據權利要求1所述的半導體結構的制造方法，其特征在于，在形成所述合金層之前，還包括步驟：基于第一氣體的等離子體和第二氣體的等離子體對所述硅層進行表面處理，所...

【專利技術屬性】
技術研發人員：李淵，
申請(專利權)人：長鑫存儲技術有限公司，
類型：發明
國別省市：安徽;34