本發(fā)明專利技術(shù)提供一種能夠確保由ＳｉＣ系膜構(gòu)成的蝕刻終止層相對(duì)于Ｌｏｗ－ｋ膜的蝕刻選擇性，并且能夠在防止底切的同時(shí)進(jìn)行蝕刻的等離子體蝕刻方法。是對(duì)于在基板上依次形成有配線層、由ＳｉＣ系材料構(gòu)成的蝕刻阻擋膜、低介電常數(shù)（Ｌｏｗ－ｋ）膜及蝕刻掩模的結(jié)構(gòu)體，在等離子體蝕刻所述低介電常數(shù)（Ｌｏｗ－ｋ）膜之后，對(duì)蝕刻阻擋膜進(jìn)行等離子體蝕刻的等離子體蝕刻方法，將等離子體蝕刻所述低介電常數(shù)（Ｌｏｗ－ｋ）膜之后的所述結(jié)構(gòu)體設(shè)置在上下相對(duì)設(shè)置有第一電極及第二電極的處理容器內(nèi)，向處理容器內(nèi)導(dǎo)入包含ＮＦ↓［３］的處理氣體，向第一電極及第二電極中的任一個(gè)施加高頻電力、生成等離子體，向任意的電極施加直流電壓。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)是涉及對(duì)于在基板上依次形成配線層、由SiC系材料構(gòu)成的蝕刻阻擋膜、低介電常數(shù)(Low-k)膜、及蝕刻掩模后的結(jié)構(gòu)體，在等離子體蝕刻所述低介電常數(shù)膜(Low-k)之后，對(duì)蝕刻阻擋膜進(jìn)行等離子體蝕刻的等離子體蝕刻方法及計(jì)算機(jī)可讀取的存儲(chǔ)介質(zhì)。
技術(shù)介紹
在半導(dǎo)體器件中，由微細(xì)化而引起的配線間隔的減少，在配線間產(chǎn)生大的電容，使信號(hào)傳播速度下降，導(dǎo)致運(yùn)行速度的延遲。為了解決這一問題，開發(fā)了由介電常數(shù)低的絕緣材料(Low-k材料)所構(gòu)成的層間絕緣膜、即Low-k膜，以及使用該膜的多層配線。另一方面，作為配線材料，電阻低且耐電遷移性高的銅受到注目，在銅的溝槽配線及連接孔的形成中，大多使用雙鑲嵌法。在由雙鑲嵌法形成銅的多層配線的情況下，在下層的銅配線上形成由SiCN膜等SiC系的材料構(gòu)成的蝕刻阻擋膜，在其上形成Low-k膜作為層間絕緣膜，在其上形成金屬硬掩模層及光致抗蝕劑膜等蝕刻掩模層，之后對(duì)Low-k膜進(jìn)行蝕刻而形成通道(via)，接著進(jìn)行溝槽蝕刻(trench etching)，隨后對(duì)蝕刻阻擋膜進(jìn)行蝕刻，使通道貫通，其后形成埋入配線層。在蝕刻阻擋膜的蝕刻中，由于蝕刻阻擋膜具有與Low-k膜類似的構(gòu)成成分，所以在使用通常的CF系的蝕刻氣體時(shí)，具有不能得到相對(duì)于Low-k膜的充分的選擇比的問題。對(duì)于此，在專利文獻(xiàn)1中，提出了使用NF3氣體以高蝕刻速度對(duì)SiC系的材料進(jìn)行蝕刻的技術(shù)，由該技術(shù)能夠相對(duì)于Low-k膜以高選擇比蝕刻由SiC系膜構(gòu)成的蝕刻終止層。但是，在使用NF3氣體對(duì)由SiC系膜構(gòu)成的蝕刻終止層進(jìn)行蝕刻的情況下，蝕刻是各向同性，在Low-k膜的正下面，會(huì)產(chǎn)生蝕刻向橫向進(jìn)行的底切(undercut)。專利文獻(xiàn)1日本特開2005-302795
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)是鑒于上述問題而提出，其目的在于提供，能夠確保Low-k膜與配線層之間的、由SiC系膜構(gòu)成的蝕刻終止層相對(duì)于Low-k膜的蝕刻選擇性，并且能夠在防止底切的同時(shí)進(jìn)行蝕刻的等離子體蝕刻方法。而且，其目的還在于提供存儲(chǔ)有用于實(shí)行這樣的等離子體蝕刻方法的程序的計(jì)算機(jī)可讀取的存儲(chǔ)介質(zhì)。為了解決上述問題，本專利技術(shù)提供一種等離子體蝕刻方法，其特征在于是對(duì)于在基板上依次形成有配線層、由SiC系材料構(gòu)成的蝕刻阻擋膜、低介電常數(shù)(Low-k)膜及蝕刻掩模的結(jié)構(gòu)體，在等離子體蝕刻上述低介電常數(shù)(Low-k)膜之后，對(duì)蝕刻阻擋膜進(jìn)行等離子體蝕刻的等離子體蝕刻方法，包括將等離子體蝕刻上述低介電常數(shù)(Low-k)膜之后的上述結(jié)構(gòu)體設(shè)置在上下相對(duì)設(shè)置有第一電極及第二電極的處理容器內(nèi)的工序；向上述處理容器內(nèi)導(dǎo)入包含NF3的處理氣體的工序；向上述第一電極及第二電極中的任一個(gè)施加高頻電力、生成等離子體的工序；以及向上述任意的電極施加直流電壓的工序。這種情況下，優(yōu)選上述直流電壓的絕對(duì)值為400V以上。而且，作為上述低介電常數(shù)膜(Low-k)，能夠適用SiOC系膜。再者，對(duì)于測(cè)試用的被處理體，也可以預(yù)先求得能夠得到所希望的蝕刻形狀的直流電壓值，將此時(shí)的直流電壓值施加于上述任意的電極上，施加上述規(guī)定的直流電壓。進(jìn)而，可以為如下情況，上述第一電極是上部電極，上述第二電極是載置被處理體的下部電極，將用于生成上述等離子體的高頻電力及上述直流電壓施加于上述第一電極上。在這種情況下，可以向上述第二電極施加離子引入用的高頻電力。另外，本專利技術(shù)提供一種計(jì)算機(jī)可讀取的存儲(chǔ)介質(zhì)，存儲(chǔ)有在計(jì)算機(jī)上運(yùn)行的控制程序，其特征在于在運(yùn)行上述控制程序時(shí)，由計(jì)算機(jī)控制等離子體處理裝置，以實(shí)施上述的等離子體蝕刻方法。根據(jù)本專利技術(shù)，對(duì)于在基板上依次形成有配線層、由SiC系材料構(gòu)成的蝕刻阻擋膜、低介電常數(shù)(Low-k)膜及蝕刻掩模的結(jié)構(gòu)體來說，在等離子體蝕刻上述低介電常數(shù)(Low-k)膜之后，對(duì)蝕刻阻擋膜進(jìn)行等離子體蝕刻，這時(shí)，在向處理容器內(nèi)導(dǎo)入包含NF3的處理氣體的同時(shí)，向第一電極或第二電極供給等離子體形成用的高頻電力、生成等離子體，進(jìn)而向任意的電極施加適當(dāng)?shù)闹绷麟妷海纱耍谖g刻側(cè)壁上形成堆積沉淀物，保護(hù)側(cè)壁，同時(shí)等離子體形成時(shí)所生成的電子被直流電壓在處理空間內(nèi)沿垂直方向進(jìn)行加速，使蝕刻更具有各向異性，所以能夠防止底切。而且，由于作為蝕刻氣體使用的是本質(zhì)上對(duì)Low-k膜的選擇性高的NF3氣體，所以即使由堆積沉淀物使得蝕刻阻擋膜的蝕刻速度下降，也能夠充分確保蝕刻選擇性。附圖說明圖1是表示本專利技術(shù)的實(shí)施中所使用的等離子體蝕刻裝置的一例的簡(jiǎn)要截面圖。圖2是表示圖1所示的等離子體蝕刻裝置中連接于第一高頻電源上的匹配器的結(jié)構(gòu)的圖。圖3是表示本專利技術(shù)的一個(gè)實(shí)施方式的實(shí)施中所使用的半導(dǎo)體晶片W的結(jié)構(gòu)的截面圖。圖4是表示在對(duì)蝕刻阻擋膜進(jìn)行蝕刻時(shí)產(chǎn)生底切的狀態(tài)的示意圖。圖5是表示在圖1的等離子體處理裝置中，對(duì)上部電極施加直流電壓時(shí)的Vdc及等離子體鞘層(plasma sheath)厚度的變化的圖。圖6是表示在圖1的等離子體處理裝置中，對(duì)上部電極施加直流電壓與不施加直流電壓的情況下等離子體狀態(tài)的比較圖。圖7是表示由本實(shí)施方式對(duì)蝕刻阻擋膜進(jìn)行蝕刻時(shí)的狀態(tài)的示意圖。圖8是表示實(shí)際確認(rèn)本專利技術(shù)方法的效果時(shí)所使用的模型的結(jié)構(gòu)的圖。圖9是表示對(duì)圖8所示模型進(jìn)行溝槽蝕刻時(shí)的狀態(tài)的圖。圖10是表示不對(duì)上部電極施加直流電壓，而對(duì)蝕刻阻擋膜進(jìn)行蝕刻的情況下的狀態(tài)的示意圖。圖11是表示對(duì)上部電極施加-400V的直流電壓，對(duì)蝕刻阻擋膜進(jìn)行蝕刻的情況下的狀態(tài)的示意圖。圖12是表示對(duì)上部電極施加-800V的直流電壓，對(duì)蝕刻阻擋膜進(jìn)行蝕刻的情況下的狀態(tài)的示意圖。圖13是表示可適用于本專利技術(shù)的實(shí)施中的其它類型的等離子體蝕刻裝置例的簡(jiǎn)要圖。圖14是表示可適用于本專利技術(shù)的實(shí)施中的另一其它類型的等離子體蝕刻裝置例的截面圖。圖15是表示可適用于本專利技術(shù)的實(shí)施中的另一其它類型的等離子體蝕刻裝置例的簡(jiǎn)要圖。圖16是表示可適用于本專利技術(shù)的實(shí)施中的另一其它類型的等離子體蝕刻裝置例的截面圖。符號(hào)說明10-腔體(處理容器)16-基座(下部電極)34-上部電極44-供電棒46、88-匹配器48-第一高頻電源50-可變直流電源51-控制器52-ON/OFF開關(guān)66-處理氣體供給源84-排氣裝置90-第二高頻電源91-GND模塊101-Si基板102-銅配線層103-蝕刻阻擋膜104-Low-k膜105-金屬硬掩模層 W-半導(dǎo)體晶片(被處理基板)具體實(shí)施方式下面，參照附圖詳細(xì)說明本專利技術(shù)的實(shí)施方式。圖1是表示本專利技術(shù)的實(shí)施中所使用的等離子體蝕刻裝置一例的簡(jiǎn)要截面圖。該等離子體蝕刻裝置，是作為電容耦合型平行平板等離子體蝕刻裝置而構(gòu)成的，具有由例如表面經(jīng)陽(yáng)極氧化處理后的鋁構(gòu)成的大體為圓筒狀的腔體(處理容器)10。該腔體(處理容器)10安全接地。在腔體10的底部，經(jīng)由陶瓷等構(gòu)成的絕緣板12而配置有圓柱狀的基座支承臺(tái)14，在該基座支承臺(tái)14上，設(shè)置有例如由鋁構(gòu)成的基座16。基座16構(gòu)成下部電極，在其上載置有作為被處理基板的半導(dǎo)體晶片W。在基座16的上面，設(shè)置有由靜電力吸附保持半導(dǎo)體晶片W的靜電卡盤18。該靜電卡盤18具有由一對(duì)的絕緣層或絕緣片夾持由導(dǎo)電膜構(gòu)成的電極20的結(jié)構(gòu)，在電極20上電連接有直流電源22。于是，由來自直流電源22的直流電壓所產(chǎn)生的庫(kù)侖力等靜電力，將半導(dǎo)體晶片W吸附保持于靜電卡盤18上。在靜本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種等離子體蝕刻方法，其特征在于：是對(duì)于在基板上依次形成有配線層、由ＳｉＣ系材料構(gòu)成的蝕刻阻擋膜、低介電常數(shù)（Ｌｏｗ－ｋ）膜及蝕刻掩模的結(jié)構(gòu)體，在等離子體蝕刻所述低介電常數(shù)（Ｌｏｗ－ｋ）膜之后，對(duì)蝕刻阻擋膜進(jìn)行等離子體蝕刻的等離子體 蝕刻方法，包括：將等離子體蝕刻所述低介電常數(shù)（Ｌｏｗ－ｋ）膜之后的所述結(jié)構(gòu)體設(shè)置在上下相對(duì)設(shè)置有第一電極及第二電極的處理容器內(nèi)的工序；向所述處理容器內(nèi)導(dǎo)入包含ＮＦ↓［３］的處理氣體的工序；向所述第一電極及第二電極中的 任一個(gè)施加高頻電力、生成等離子體的工序；以及向所述任意的電極施加直流電壓的工序。
【技術(shù)特征摘要】
...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：吉田亮一，
申請(qǐng)(專利權(quán))人：東京毅力科創(chuàng)株式會(huì)社，
類型：發(fā)明
國(guó)別省市：JP[日本]
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。