一種提高晶體管性能的方法技術

本發明專利技術公開一種提高晶體管性能的方法，該方法通過采用一電流源對晶體管進行恒定電流基極偏置，并通過改善偏置條件獲得合適的基極恒定電流，以使該晶體管獲得較大的ＶＡ，本發明專利技術可以不影響晶體管的放大系數而使晶體管獲得較大的ＶＡ，改善了晶體管的性能。

A method for improving the performance of transistors

The invention discloses a method for improving the performance of transistor, the method by using a current source of constant current of the base bias of the transistor, and the base of constant current right by improving the bias conditions, so that the larger VA transistor, the invention can not affect the transistor amplification coefficient of the transistor gain larger VA to improve the performance of the transistor.

【技術實現步驟摘要】

本專利技術是關于，特別是關于一種通過調整偏置狀況來提高晶體管性能的方法。
技術介紹
隨著半導體技術的發展，人們對電子產品的性能要求也越來越高，這就對相應電 路設計的性能要求也越來越高。 輸出電導g。是電路設計的一個重要參數，一般用歐拉電壓VA來表征器件的輸出 電導，早期模型中，只考慮基極寬度調制效應，歐拉電壓VA，和輸出電導g。的關系可以簡單描述為g。 =^-唭中Ic表示三極管集電極電流。歐拉電壓VA目越大，輸出電導g。越小，表示晶體管的帶負載性能越好，因此如何獲得較大歐拉電壓VA以使晶體管保持良好 的性能一直是電路設計者們追逐的目標。 現有技術中，通常采用更改雙極晶體管物理尺寸或摻雜濃度來獲得較大的VA，然 而，由于半導體器件的物理特性，尤其以雙極晶體管為例，PXVA是一個常數，這里13指 的是雙極晶體管電流放大系數，此時，若單純通過改變雙極晶體管的物理特性，如尺寸或摻 雜，獲得較大VA，必然會降低雙極晶體管的電流放大系數13 ，這導致電路放大能力的損失， 并不符合改善電路整體性能的初衷，這種犧牲電流放大系數來獲得較大的VA在電路設計 不能根本改善電路性能。 綜上所述，可知現有晶體管技術中長期以來一直存在采用更改晶體管物理尺寸或 摻雜濃度來獲得較大VA容易損失電路放大能力的問題，因此有必要提出改進的技術手段， 來解決此一問題。
技術實現思路
為克服上述現有技術的種種缺點，本專利技術的主要目的在于提供一種提高晶體管性 能的方法，以避免電路設計時提高了 VA而降低了放大系數，提高晶體管的性能。 為達上述及其它目的，，包括如下步驟 選擇一電流源； 利用該電流源對該晶體管進行基極偏置； 調整該電流源使該晶體管基極產生一中等恒定基極偏置電流。 承上所述，該中等基極偏置電流的大小至少使得該晶體管自熱效應產生的VA—SH小于0。 該中等基極偏置電流的大小使得該晶體管自熱效應產生的歐拉電壓VA—SH與基極 寬度調制產生的歐拉電壓VA—腿符合|VA—SH|《|VA—腿|。 該中等基極偏置電流的大小使得該晶體管自熱效應產生的歐拉電壓VA—SH與基極 寬度調制產生的歐拉電壓VA—BWM符合VA—BWM+VA—SH趨近于0。 該晶體管為雙極晶體管。 與現有采用的改善晶體管性能的技術相比，本專利技術通過對晶體管采用恒定電流基極偏置，改善偏置條件以產生一中等恒定偏置電流獲得較大VA，由于本專利技術是通過改善偏置條件而不是通過改變晶體管物理尺寸或摻雜濃度來獲得大的VA，因而不會影響電路的放大系數，但確實提高了晶體管的性能。附圖說明 圖1為一 NPN型雙極晶體管的簡單結構圖； 圖2a及圖2b分別為恒定電壓偏置以及恒定電流偏置時集電極電流Ic與CE結電壓Vce的關系曲線圖； 圖3a及圖3b分別為雙極晶體管恒定電壓偏置及恒定電流偏置時的輸出特性示意圖； 圖4a及圖4b分別為為考慮自熱效應時采用恒定電壓偏置和恒定電流偏置時的集電極電流Ic和CE結電壓Vce的關系曲線圖； 圖5a_圖5d分別為考慮自熱效應時在不同基極偏置電壓下的晶體管輸出特性曲線示意圖； 圖6a、圖6b、圖6c以及圖6d分別為圖5a_圖5d中不同Vbe對應的歐拉電壓示意圖； 圖7為恒定小電流偏置時自熱效應對歐拉電壓VA的影響的關系示意 圖8為中等恒定電流偏置時自熱效應對歐拉電壓VA的影響的關系示意 圖9為恒定大電流偏置時自熱效應對歐拉電壓VA的影響的關系示意 圖10a為對兩個SOI中的雙極晶體管采用恒定電流流偏置的VA-Ib曲線 圖10b為恒定電流偏置時的歸一化Ic-Vce曲線 圖11為本專利技術的流程圖。具體實施例方式以下通過特定的具體實例并結合附圖說明本專利技術的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本專利技術的其他優點與功效。本專利技術亦可通過其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可基于不同觀點與應用，在不背離本專利技術的精神下進行各種修飾與變更。 對于晶體管，特別是雙極晶體管，歐拉電壓(early voltage)VA—般受三個物理機制影響基極寬度調制(Base Width Modulation)、自熱效應(SelfHeating)以及雪崩效應(Avalanche)，這三種效應對歐拉電壓的影響分別定義為VA—BWM、VA—SH以及VA—AVA。晶體管由兩個摻雜濃度不同且背靠背排列的PN結組成，根據排列方式的不同可分為NPN型和PNP型兩種，為清楚說明起見，本專利技術實施例以NPN型雙極晶體管為例，但本專利技術不限于此。圖1為一NPN型雙極晶體管的簡單結構圖，以下將通過該雙極晶體管電路來說明基極寬度調制、自熱效應以及雪崩效應對歐拉電壓VA的影響。 圖2a為恒定電壓偏置時集電極電流Ic與CE結電壓Vce的關系曲線圖，圖2b為恒定電流偏置時集電極電流Ic與CE結電壓Vce的關系曲線圖，其中Vce = Vcb+Vbe。當雙極晶體管工作于前向放大區時，正向偏置電壓Vbe變化很小，近似認為是恒定值，Vcb的變化量近似認為就是Vce的變化量，基極的耗盡層寬度會隨著Vcb增加而增加，因此導致有效的基極寬度減小，基區寬度變窄將直接導致電流放大系數P上升。從圖2a和圖2b可獲知，只考慮基極寬度調制時，不論是恒定電壓偏置還是恒定電流偏置，集電極電流Ic總是隨著CE結電壓Vce增加而增加，雙極晶體管獲得的VA—皿均是正值。 當CB結的反偏場強達到某臨界值時，CB結耗盡層寬度增加至將集電極和發射極完全連通起來，越來越多的電子從硅晶格中被拉出形成載流子，這會造成基極和集電極電流的顯著增加，形成雪崩效應，嚴重時會損壞器件。為使晶體管電路穩定工作，不論是恒定電壓偏置還是恒定電流偏置，都要避免雪崩效應的發生。圖3a為某雙極晶體管恒定電壓偏置時的輸出特性示意圖，圖3b為該晶體管恒定電流偏置時的輸出特性示意圖。由此可見，恒定電壓偏置時Vce = 8V時尚未出現雪崩效應，而恒流偏置時Vce = 5. 5V即出現雪崩效應，這意味著雪崩效應在恒流偏置時更易發生，因為恒壓偏置時，基區產生的熱載流子可通過基極被抽出。因此，恒定電流偏置時更需注意避免雪崩效應的發生。 圖4a為考慮自熱效應時采用恒定電壓基極偏置時的集電極電流Ic和CE結電壓Vce的關系曲線圖，圖4b為考慮自熱效應時采用恒定電流基極偏置時的集電極電流Ic和CE結電壓Vce的關系曲線圖。可見，恒定電壓基極偏置時集電極電流Ic隨CE電壓Vce增加而增加(正斜率)，而恒定電流基極偏置時，在較寬范圍，集電極電流Ic隨CE電壓Vce增加而減少(負斜率)。 圖5a、圖5b、圖5c以及圖5d分別為考慮自熱效應時在不同基極偏置電壓下的晶體管輸出特性曲線示意圖，圖6a、圖6b、圖6c以及圖6d分別為圖5中不同Vbe對應的歐拉電壓示意圖。可見，在恒定電壓偏置時，自熱效應導致集電極電流Ic與CE結電壓Vce的關系曲線具有正斜率，且自熱效應隨著Vbe的增加而增加，同時自加熱導致歐拉電壓VA隨著Vbe的增加而降低。 圖7為恒定小電流偏置時自熱效應對歐拉電壓VA的影響的關系示意圖，圖8為中等恒定電流偏置時自熱效應對歐拉電壓VA的影響的關系示意圖，而圖9為恒定大電流偏置時自熱效應對歐拉電壓VA的影響的關系示意圖。可見，恒定小電流偏置時，自熱效應可以忽略，此時VA本文檔來自技高網...

【技術保護點】
一種提高晶體管性能的方法，包括如下步驟：　　　　選擇一電流源；　　　　利用該電流源對該晶體管進行基極電流偏置；　　　　調整該電流源使該晶體管基極產生一中等基極偏置電流。

【技術特征摘要】
一種提高晶體管性能的方法，包括如下步驟選擇一電流源；利用該電流源對該晶體管進行基極電流偏置；調整該電流源使該晶體管基極產生一中等基極偏置電流。2. 如權利要求1所述的提高晶體管性能的方法，其特征在于，該中等基極偏置電流的 大小至少使得該晶體管自熱效應產生的VA—SH小于0。3. 如權利要求1所述的提高晶體管性能的方法，其特征在于，該中等基極偏置電流的 大小使得該晶體管自熱效應產生...

【專利技術屬性】
技術研發人員：陳天兵，彭樹根，曼紐拉內耶，
申請(專利權)人：上海宏力半導體制造有限公司，
類型：發明
國別省市：31[]