一種PMOS晶體管的制造方法技術

本發明專利技術提供了一種PMOS晶體管的制造方法，先在預摻雜制備形成源、漏區的應力填充層中刻蝕形成第二溝槽，其中，在柵區域下的第二溝槽側壁，鄰近形成應力填充層之前的被保留的部分輕摻雜源漏延伸區，而后填充該第二溝槽以形成摻雜濃度高于應力填充層的調節層，從而在避免源漏區產生穿通電流的同時，提高源、漏區表面的Ge和B摻雜濃度；一方面，補充該被保留的部分輕摻雜源漏延伸區中流失的B摻雜雜質，增加該輕摻雜源漏延伸區B摻雜濃度，進而降低溝道區與源、漏區的電阻，降低溝道區的電場，提高工作電流；另一方面，增加源、漏區對溝道區施加的應力，提高器件溝道區的載流子遷移率，增加PMOS晶體管的工作電流。

【技術實現步驟摘要】
一種PMOS晶體管的制造方法
本專利技術屬于半導體器件
，涉及一種PMOS晶體管的制造方法。
技術介紹
隨著集成電路規模的不斷增大和IC工藝的迅速發展，集成電路中器件的特征尺寸越來越小。在半導體器件向高密度和小尺寸發展的過程中，金屬-氧化物-半導體(MOS)晶體管是主要的驅動力。當MOS晶體管的制作工藝進展至微米級之后，MOS晶體管的溝道長度和寬度隨之不斷縮小，當溝道區的長度減小到一定值，使源/漏極耗盡區之間過于接近時，會導致出現不希望的穿通(punchthrough)電流，產生了短溝道效應(ShortChannelEffect)，同時還會產生熱載流子效應(HotCarrierEffect)，并進而導致晶體管無法運作。換言之，由于短溝道效應的存在會影響器件的性能，因此也就阻礙了集成電路中器件特征尺寸的進一步縮小。現有的半導體技術中，形成晶體管的方法一般為：提供硅基底，在硅基底中形成阱區以及隔離結構；在硅基底表面上依次形成柵介質層和柵極；在柵介質層和柵極周圍形成側墻；以側墻、柵介質和柵極為掩膜對硅基底進行離子注入形成源極和漏極，源極和漏極之間的阱區即為溝道區。由于驅動電流和熱載流子注入是MOS晶體管設計中最為重要的兩個參數，因此傳統設計通過控制柵氧化層、溝道區域、阱區域、源/漏延伸區的摻雜形狀、袋形注入(pocketimplant)區以及源/漏極注入形狀和熱預算等等來獲得預料的性能。具體地，為了避免短溝道效應與熱載流子效應的發生，微米級與以下制作工藝的MOS的源極/漏極設計上會采用輕摻雜漏極區(LightlyDopedDrain，LDD)結構，亦即在柵極結構下方鄰接源極/漏極區的部分形成深度較淺，且摻雜型態與源極/漏極區相同的低摻雜區，作為源/漏延伸區，以降低溝道區的電場；進一步，在源/漏延伸區植入較重的摻雜離子例如砷離子以形成超淺結(ultra-shallowjunctions，USJ)，以提高器件的閾值電壓Vt并有效控制器件的短溝道效應；并且，對于0.18um以下尺寸的半導體器件，會在源/漏延伸區附近形成包圍源/漏延伸區的袋形注入區(pocket/halo)。袋形注入區的存在可以減小耗盡區的耗盡程度，以產生較小的穿透電流。為了進一步提高溝道區的載流子遷移率，降低短溝道效應，現有技術中，采用Σ型SiGe源、漏區對溝道施加壓應力進而提高PMOS的溝道遷移率（HighPerformance30nmGateBulkCMOSfor45nmNodewithΣ-shapedSiGe-SD，H.Ohta等，IEEE，2005），具體地，在形成B摻雜LDD結構及袋形注入區后，在柵區域兩側沉積SiGe溝槽刻蝕保護側墻，之后刻蝕出Σ型溝槽，而后SiGe填充Σ型溝槽形成該Σ型SiGe源、漏區。不過，由于SiGe溝槽刻蝕保護側墻的沉積過程一般在高溫下進行，進一步，隨著晶體管柵極長度的持續縮小，氧化增強擴散影響B離子在硅和二氧化硅中的擴散以及分凝系數的改變，容易導致形成的LDD結構中B摻雜雜質從LDD結構中流失；同時，外延SiGe時氣體成分中的氫也會導硅中B摻雜雜質的損失。而LDD結構中的B摻雜損耗導致溝道區與源、漏區的電阻升高，從而抬高溝道區的電場，降低工作電流，影響PMOS晶體管的工作性能。
技術實現思路
鑒于以上所述現有技術的缺點，本專利技術的目的在于提供一種PMOS晶體管的制造方法，用于解決現有技術中由于輕摻雜源漏延伸區的B摻雜雜質損耗而引起的溝道與源、漏區的電阻增加的問題。為實現上述目的及其他相關目的，本專利技術提供一種PMOS晶體管的制造方法，至少包括以下步驟：1）提供一半導體襯底，在所述半導體襯底上制備柵區域，并對所述柵區域下方鄰接預制備源、漏區的區域進行B離子輕摻雜注入，形成輕摻雜源漏延伸區；2）在所述柵區域兩側沉積第一保護側墻，在所述柵區域兩側的所述半導體襯底內刻蝕出第一溝槽，并在所述柵區域下保留部分輕摻雜源漏延伸區；3）在所述第一溝槽內外延生長應力填充層以填充滿所述第一溝槽；4）在所述柵區域兩側的所述應力填充層內刻蝕出第二溝槽，其中，所述第二溝槽使柵區域部分懸空于所述應力填充層之上，同時在所述柵區域下的所述第二溝槽側壁鄰近被保留的部分輕摻雜源漏延伸區；5）外延生長調節層以填充滿所述第二溝槽，而后進行退火，其中，所述調節層與應力填充層的摻雜類型相同，同時，所述調節層的摻雜濃度高于所述應力填充層的摻雜濃度；6）以所述柵區域為掩膜，對位于柵區域兩側且形成有所述調節層和應力填充層的半導體襯底進行離子注入形成源區及漏區。可選地，外延生長所述應力填充層及調節層時通入的摻雜源為含Ge元素的第一摻雜源和含B元素的第二摻雜源。可選地，在步驟3）中，所述應力填充層在外延生長時由外層至內層的摻雜濃度逐層增加。可選地，所述應力填充層中B摻雜雜質的濃度范圍是1E18~2E20cm-2；所述應力填充層中Ge元素的摩爾比范圍是0.1~0.5。可選地，在步驟4）中，位于一第二溝槽上的柵區域懸空部分的寬度與所述第一保護側墻的總寬度之比的范圍是1/2~1。可選地，所述第二溝槽與第一溝槽的深度比為1/5~1/3。可選地，所述調節層中B摻雜雜質的濃度范圍是5E19~8E20cm-2；所述調節層中Ge元素的摩爾比范圍是0.1~0.5。可選地，所述步驟5）中外延生長調節層填充滿所述第二溝槽后繼續外延生長。可選地，步驟1）中B離子輕摻雜注入的能量為0.3~3KeV，B離子注入的劑量為1E13~5E13cm-2。可選地，步驟1）中所述B離子輕摻雜注入時與半導體襯底的法線夾角為0~7°。可選地，所述柵區域包括柵介質層、位于所述柵介質層上的柵極及位于所述柵介質層及柵極兩側的側墻結構。可選地，所述半導體襯底的材料為Si、Si1-xCx或Si1-x-yGeyCx，其中，x的范圍為0.01~0.1，y的范圍為0.1~0.5。如上所述，本專利技術的一種PMOS晶體管的制造方法，具有以下有益效果：本專利技術先在預摻雜制備形成源、漏區的應力填充層中刻蝕形成第二溝槽，其中，在柵區域下的所述第二溝槽側壁，鄰近形成應力填充層之前的被保留的部分輕摻雜源漏延伸區，而后填充該第二溝槽以形成摻雜濃度高于所述應力填充層的調節層，之后通過退火擴散，從而在避免源漏區產生穿通（punchthrough）電流的同時，提高了源、漏區表面的Ge和B摻雜濃度；由于源、漏區表面的B摻雜濃度的提高，從而補充該被保留的部分輕摻雜源漏延伸區中流失的B摻雜雜質，增加該輕摻雜源漏延伸區的B摻雜濃度，進而降低溝道區與源、漏區的電阻，降低溝道區的電場，提高工作電流，改善PMOS晶體管的工作性能；同時，由于源、漏區表面的Ge摻雜濃度的提高，還可以進一步增加源、漏區對溝道區施加的應力，以提高器件溝道區的載流子遷移率，增加PMOS晶體管的工作電流。附圖說明圖1至圖6B顯示為本專利技術一種PMOS晶體管的制造方法在實施例中的結構示意圖，其中，圖2B為圖2A中A區域的局部放大圖，圖5B為圖5A中B區的局部放大圖，圖6B為圖6A中C區的局部放大圖。圖7顯示為現有技術和本專利技術中輕摻雜源漏延伸區的摻雜濃度與工作電阻（Ron）關系對比圖，其中，“■”標記表示現有技術中存在B摻雜雜質損失的關系圖，“△”標記表示本專利技術補充了B摻雜雜質損失后的關本文檔來自技高網...

【技術保護點】
一種PMOS晶體管的制造方法，其特征在于，所述制造方法至少包括以下步驟：1）提供一半導體襯底，在所述半導體襯底上制備柵區域，并對所述柵區域下方鄰接預制備源、漏區的區域進行B離子輕摻雜注入，形成輕摻雜源漏延伸區；?2）在所述柵區域兩側沉積第一保護側墻，在所述柵區域兩側的所述半導體襯底內刻蝕出第一溝槽，并在所述柵區域下保留部分輕摻雜源漏延伸區；?3）在所述第一溝槽內外延生長應力填充層以填充滿所述第一溝槽；4）在所述柵區域兩側的所述應力填充層內刻蝕出第二溝槽，其中，所述第二溝槽使柵區域部分懸空于所述應力填充層之上，同時在所述柵區域下的所述第二溝槽側壁鄰近被保留的部分輕摻雜源漏延伸區；?5）外延生長調節層以填充滿所述第二溝槽，而后進行退火，其中，所述調節層與應力填充層的摻雜類型相同，同時，所述調節層的摻雜濃度高于所述應力填充層的摻雜濃度；?6）以所述柵區域為掩膜，對位于柵區域兩側且形成有所述調節層和應力填充層的半導體襯底進行離子注入形成源區及漏區。

【技術特征摘要】
1.一種PMOS晶體管的制造方法，其特征在于，所述制造方法至少包括以下步驟：1)提供一半導體襯底，在所述半導體襯底上制備柵區域，并對所述柵區域下方鄰接預制備源、漏區的區域進行B離子輕摻雜注入，形成輕摻雜源漏延伸區；2)在所述柵區域兩側沉積第一保護側墻，在所述柵區域兩側的所述半導體襯底內刻蝕出第一溝槽，并在所述柵區域下保留部分輕摻雜源漏延伸區；3)在所述第一溝槽內外延生長應力填充層以填充滿所述第一溝槽；4)在所述柵區域兩側的所述應力填充層內刻蝕出第二溝槽，其中，所述第二溝槽使柵區域部分懸空于所述應力填充層之上，同時在所述柵區域下的所述第二溝槽側壁鄰近被保留的部分輕摻雜源漏延伸區，所述第二溝槽未直接與被保留的部分輕摻雜源漏延伸區接觸；5)外延生長調節層以填充滿所述第二溝槽，而后進行退火，其中，所述調節層與應力填充層的摻雜類型相同，同時，所述調節層的摻雜濃度高于所述應力填充層的摻雜濃度；其中，所述調節層中含B元素，對所述調節層退火后，所述調節層中的B摻雜雜質會擴散至被保留的部分輕摻雜源漏延伸區中，以補充形成所述第一保護側墻時該被保留的部分輕摻雜源漏延伸區中流失的B摻雜雜質；6)以所述柵區域為掩膜，對位于柵區域兩側且形成有所述調節層和應力填充層的半導體襯底進行離子注入形成源區及漏區；其中，外延生長所述應力填充層及調節層時通入的摻雜源為含Ge元素的第一摻雜源和含B元素的第二摻雜源；在步驟3)中，所述應力填充層在外延生長時由外層至內層的摻雜濃度逐層增加。2.根據權利要求1所述的PMOS晶體管的制造方法，其特征在于...

【專利技術屬性】
技術研發人員：趙猛，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發明
國別省市：上海;31