【技術實現步驟摘要】
本專利技術涉及半導體領域，具體提供一種氮化鎵功率器件及其制備方法。
技術介紹
1、本部分的描述僅提供與本申請公開相關的背景信息，而不構成現有技術。
2、圖1和圖2示出了氮化鎵功率器件的結構示意圖。現有技術中的氮化鎵功率器件從下到上依次包括：襯底11(如silicon)、形成在襯底11上的緩沖層12、形成在緩沖層12上的溝道層13(例如，低碳gan)、形成在溝道層13上的勢壘層14(例如，algan或alingan)、形成在勢壘層14上的柵極結構20、以及位于柵極結構20兩側并且連接到勢壘層14與溝道層13界面的兩個歐姆接觸，這兩個歐姆接觸分別用于形成源電極31和漏電極41。其中，圖1的方式中，柵極結構20包括柵電極21和柵介質層22,柵電極21形成在柵介質層22上；圖2的方式中，柵極結構20包括柵電極21、柵介質層22和柵極場板23，柵極場板23包括場板金屬231和形成柵電極21和柵介質層22上的場板介質232。
3、圖2中的現有器件制備工藝大概包括以下步驟：
4、圖3中epi?growth：在襯底11(substrate)上外延依次生長以下層：緩沖層12、溝道層13以及勢壘層14，勢壘層14與溝道層13之間的界面由于氮化鎵材料的極化特性，會在界面幾納米到幾十納米范圍內生成一層高濃度的二維電子氣(2d?electron?gas，簡稱2deg)，這一層是hemt器件導通的電流通道。緩沖層12可以使用aln成核層和algan/aln超晶格結構或者aln成核層和階梯鋁含量algan多層結構。當然在一
5、圖4中dielectric?dep1：淀積柵介質層22。
6、圖5中go?et1：第一次柵極向下開口刻蝕。
7、圖6中gm?dep和gm?et：第一層柵極金屬淀積，刻蝕之后形成柵電極21。
8、圖7中dielectric?dep2：淀積場板介質232。
9、圖8中trench?et+tin?dep：槽型刻蝕，刻蝕完成后形成場板金屬231
10、圖9中oho?et：歐姆接觸開口刻蝕。
11、圖2中ohm?dep和ohm?et：最后進行歐姆金屬淀積形成歐姆接觸，刻蝕形成柵極歐姆金屬24、源電極31和漏電極41。
12、至此，完成了圖2所示的氮化鎵功率器件的前程制備工藝。為了進一步向上制備用于形成電路的金屬層，需要在圖2所示的器件的基礎上沉積層間介質層50。對于層間介質層50，現有技術中常采用兩種工藝路線，一是在傳統的iii-v族半導體產線上代工，二是在si-cmos工藝產線代工。
13、如圖10所示，在iii-v工藝產線上制備氮化鎵功率器件，層間介質層50全部采用氮化硅為介質材料。然而氮化硅材料的應力大，氮化鎵功率器件的層數越多，其內部的應力越難以控制，導致器件翹曲嚴重或者在后續封裝過程中產生等不利影響。另外，iii-v產線的工藝不成熟，其能夠制備的晶圓尺寸有限，目前多為6inch，導致氮化鎵功率器件的生產效率較低。
14、在另一種方案中，在si-cmos工藝產線上制備硅基氮化鎵功率器件，層間介質層50全部采用氧化硅為介質材料。然而現有技術中氮化鎵功率器件的柵極結構中通常采用氮化硅作為介電材料。當柵極結構中的氧化硅與層間介質層的氧化硅形成到一起時，由于氮化硅和氧化硅的體電荷，界面電荷不一致，在兩種介質材料的交界面，存在較多的陷阱態電荷。這些電荷在器件工作在高壓時，容易發生俘獲/釋放等動態行為，進而影響到氮化鎵材料中的電子濃度，對器件的電阻和飽和電流等參數產生影響，影響器件的可靠性。
15、應該注意，上面對技術背景的介紹只是為了方便對本申請的技術方案進行清楚、完整的說明，并方便本領域技術人員的理解而闡述的。不能僅僅因為這些方案在本申請的
技術介紹
部分進行了闡述而認為上述技術方案為本領域技術人員所公知。
技術實現思路
1、基于前述的現有技術缺陷，本申請中，其用于解決現有技術中的問題。為了實現上述目的，本申請提供了如下的技術方案：一種氮化鎵功率器件，包括：異質結；柵極結構，所述柵極結構形成在所述異質結上；過渡層，所述過渡層形成在所述柵極結構上；和層間介質層，所述層間介質層形成在所述過渡層上；其中，所述柵極結構包括與所述過渡層相鄰的第一介質層，所述第一介質層由氮化硅構成，所述層間介質層由氧化硅構成，所述過渡層由低陷阱態密度的材料構成。
2、優選地，所述柵極結構包括柵介質層和柵電極，所述過渡層形成在所述柵介質層、所述柵電極上，所述第一介質層構成所述柵介質層的至少部分。
3、優選地，所述柵極結構包括柵介質層、柵電極和形成在所述柵電極和所述柵介質層上的場板，所述過渡層形成在所述場板上，所述場板包括場板介質，所述第一介質層構成所述場板介質的至少部分。
4、優選地，所述過渡層由氮化鋁、氧化鋁、氮氧化硅、氮化硼、云母中的一種或多種構成。
5、優選地，所述層間介質層通過si-cmos工藝進行沉積。
6、優選地，所述層間介質層包括形成在所述過渡層上的pe-sio2層和形成在所述上的teos-sio2層；或者所述層間介質層包括形成在所述過渡層上的所述teos-sio2層。
7、本申請還提供一種技術方案：一種用于氮化鎵功率器件的制備方法，包括步驟：在異質結上形成柵極結構，所述柵極結構包括由氮化硅構成的第一介質層，所述第一介質層位于所述柵極結構的遠離所述異質結的一側或者所述柵極結構中的電介質僅包括所述第一介質層；在所述柵極結構上沉積過渡層，所述過渡層由低陷阱態密度的材料構成；在所述過渡層上沉積層間介質層，所述層間介質層由氧化硅構成。
8、優選地，所述柵極結構包括柵介質層和柵電極，所述過渡層形成在所述柵介質層、所述柵電極、所述源電極和所述漏電極上，所述第一介質層構成所述柵介質層的至少部分。
9、優選地，所述柵極結構包括柵介質層、柵電極和形成在所述柵電極和所述柵介質層上的場板，所述過渡層形成在所述場板、所述源電極和所述漏電極上，所述場板包括場板介質，所述第一介質層構成所述場板介質的至少部分。
10、優選地，“在所述過渡層上沉積層間介質層”的步驟包括：所述過渡層沉積完成后，在所述過渡層上沉積pe-sio2，然后在所述pe-sio2上沉積teos-sio2，或者所述過渡層沉積完成后，在所述過渡層上沉積teos-sio2。
11、借由以上的技術方案，本申請的有益效果在于：
12、(1)采用氧化硅作為層間介質層的介質材料，其成形后應力較小，在進行多層層間介質沉積和電路刻蝕后仍能將應力控制在合適范圍內，防止發生嚴重翹曲或者在封裝過程中破裂。采用氮化硅作為柵極結構中的介質材料，能夠較好增加柵壓擺幅，降低柵極漏電。通過過渡層的設置，本專利技術的氮化鎵功率器件能夠同時具有上述兩種材料的優點，并避免這兩種材料的相結合處出現界面陷阱態電荷，防止本文檔來自技高網...
【技術保護點】
1.一種氮化鎵功率器件，其特征在于，所述氮化鎵功率器件包括：
2.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述柵極結構包括柵介質層和柵電極，所述過渡層形成在所述柵介質層和所述柵電極上，
3.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述柵極結構包括柵介質層、柵電極和形成在所述柵電極和所述柵介質層上的柵極場板，所述過渡層形成在所述柵極場板上，
4.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述過渡層由氮化鋁、氧化鋁、氮氧化硅、氮化硼、云母中的一種或多種構成。
5.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述層間介質層通過Si-CMOS工藝進行沉積。
6.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述層間介質層包括形成在所述過渡層上的PE-SiO2層和形成在所述過渡層上的TEOS-SiO2層；或者
7.一種用于氮化鎵功率器件的制備方法，其特征在于，所述制備方法包括：
8.根據權利要求7所述的用于氮化鎵功率器件的制備方法，其特征在于，所述柵極結構包括柵介質層和柵電極，所
9.根據權利要求8所述的用于氮化鎵功率器件的制備方法，其特征在于，所述柵極結構包括柵介質層、柵電極和形成在所述柵電極和所述柵介質層上的柵極場板，所述過渡層形成在所述柵極場板上，
10.根據權利要求7所述的用于氮化鎵功率器件的制備方法，其特征在于，“在所述過渡層上沉積層間介質層”的步驟包括：
...【技術特征摘要】
1.一種氮化鎵功率器件，其特征在于，所述氮化鎵功率器件包括：
2.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述柵極結構包括柵介質層和柵電極，所述過渡層形成在所述柵介質層和所述柵電極上，
3.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述柵極結構包括柵介質層、柵電極和形成在所述柵電極和所述柵介質層上的柵極場板，所述過渡層形成在所述柵極場板上，
4.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述過渡層由氮化鋁、氧化鋁、氮氧化硅、氮化硼、云母中的一種或多種構成。
5.根據權利要求1所述的氮化鎵功率器件，其特征在于，所述層間介質層通過si-cmos工藝進行沉積。
6.根據權利要求1所述的氮化鎵功率...
【專利技術屬性】
技術研發人員：郝榮暉，
申請(專利權)人：深圳鎵楠半導體科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。