本申請公開了一種具有金屬柵極的半導(dǎo)體元件及其制作方法，該金屬柵極的半導(dǎo)體元件包含提供基底，該基底上形成有至少一半導(dǎo)體元件與覆蓋該半導(dǎo)體元件的接觸洞蝕刻停止層與介電層，且該半導(dǎo)體元件至少包含一虛置柵極。進(jìn)行虛置柵極移除步驟，以于該半導(dǎo)體元件內(nèi)形成至少一開口，該虛置柵極移除步驟同時(shí)移除部分該接觸洞蝕刻停止層，使該接觸洞蝕刻停止層的頂部低于該半導(dǎo)體元件與該介電層而形成多個(gè)凹槽。之后進(jìn)行凹槽移除步驟，以于該基底上形成約略平坦的介電層表面。
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及一種具有金屬柵極(metal gate)的半導(dǎo)體元件及其制作方法，尤指一種實(shí)施后柵極(gate last)工藝的。
技術(shù)介紹
隨著CMOS元件尺寸持續(xù)微縮，傳統(tǒng)方法中利用降低柵極介電層的厚度，例如降低二氧化硅層的厚度，以達(dá)到最佳化目的的方法，面臨到因電子的穿遂效應(yīng)(tunneling effect)而導(dǎo)致漏電流過大的物理限制。為了有效延展邏輯元件的世代演進(jìn)，高介電常數(shù) (high-K)材料因具有可有效降低物理極限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness,以下簡稱為EOT)下，有效降低漏電流并實(shí)現(xiàn)等效電容以控制溝道開關(guān)等優(yōu)點(diǎn)，而被用以取代傳統(tǒng)二氧化硅層或氮氧化硅層作為柵極介電層。而傳統(tǒng)的多晶硅柵極則因硼穿透(boron penetration)效應(yīng)，導(dǎo)致元件效能降低等問題；且多晶硅柵極也遭遇難以避免的耗層效應(yīng)(cbpletion effect)，使得等效的柵極介電層厚度增加、柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動(dòng)能力的衰退等困境。故目前便有新的柵極材料被研制生產(chǎn)，其利用雙功能函數(shù)(double work function)金屬來取代傳統(tǒng)的多晶硅柵極，用以作為匹配high-K柵極介電層的控制電極。雙功能函數(shù)金屬柵極與NMOS元件搭配，則與PMOS元件搭配，因此使得相關(guān)元件的整合技術(shù)以及工藝控制更加復(fù)雜，且各材料的厚度與成分控制要求亦更加嚴(yán)苛。雙功函數(shù)金屬柵極的制作方法可概分為前柵極(gate first)工藝及后柵極(gate last)工藝兩大類，其中前柵極工藝會(huì)在形成金屬柵極后始進(jìn)行源極/漏極超淺結(jié)面活化回火以及形成金屬硅化物等高熱預(yù)算工藝，因此使得材料的選擇與調(diào)整面臨較多的挑戰(zhàn)。為避免上述高熱預(yù)算環(huán)境并獲得較寬的材料選擇，業(yè)界提出以后柵極工藝取代前柵極工藝的方法。而已知的后柵極工藝中，是先形成虛置柵極(dummy gate)或取代柵極 (replacement gate)，并在完成一般MOS晶體管的制作后，將虛置/取代柵極移除而形成柵極凹槽(gate trench)，再依電性需求于柵極凹槽內(nèi)填入不同的金屬。由此可知，后柵極工藝雖可避免源極/漏極超淺結(jié)面活化回火以及形成金屬硅化物等高熱預(yù)算工藝，而具有較寬廣的材料選擇，但仍面臨復(fù)雜工藝的整合性等可靠度要求。
技術(shù)實(shí)現(xiàn)思路
因此，本專利技術(shù)的目的是在于提供一種實(shí)施后柵極工藝的具有金屬柵極的半導(dǎo)體元件制作方法。根據(jù)本專利技術(shù)所提供的權(quán)利要求，提供一種具有金屬柵極的半導(dǎo)體元件的制作方法，該方法首先提供基底，該基底上形成有至少一半導(dǎo)體元件與覆蓋該半導(dǎo)體元件的接觸洞蝕刻停止層(contact etch stop layer，以下簡稱為CESL)與介電層，且該半導(dǎo)體元件至少包含一虛置柵極。隨后進(jìn)行虛置柵極移除步驟，以于該半導(dǎo)體元件內(nèi)形成至少一開口。 該虛置柵極移除步驟同時(shí)移除部分該CESL，使該CESL的頂部低于該半導(dǎo)體元件與該介電5層而形成多個(gè)凹槽。而在形成該開口與這些凹槽之后，進(jìn)行凹槽移除步驟，以于該基底上形成約略平坦的介電層表面。根據(jù)本專利技術(shù)所提供的權(quán)利要求，另提供一種具有金屬柵極的半導(dǎo)體元件的制作方法，該方法首先提供基底，該基底上形成有至少一第一晶體管、第二晶體管、覆蓋該第一晶體管與該第二晶體管的CESL與介電層。接下來進(jìn)行第一虛置柵極移除步驟，以于該第一晶體管內(nèi)形成第一開口。該第一虛置柵極移除步驟同時(shí)移除部分該CESL，使該CESL的頂部低于該第一晶體管與該介電層，而形成多個(gè)第一凹槽。在形成該第一開口與這些第一凹槽之后，進(jìn)行第一蝕刻工藝，移除部分該介電層，使該介電層表面與這些第一凹槽底部共平面， 隨后于該第一開口內(nèi)形成第一金屬層。接下來進(jìn)行第二虛置柵極移除步驟，以于該第二晶體管內(nèi)形成第二開口，隨后于該第二開口內(nèi)形成第二金屬層。根據(jù)本專利技術(shù)所提供的權(quán)利要求，還提供一種具有金屬柵極的半導(dǎo)體元件的制作方法，該方法首先提供基底，該基底上形成有至少一第一晶體管、第二晶體管、覆蓋該第一晶體管與該第二晶體管的CESL與介電層。隨后，進(jìn)行第一虛置柵極移除步驟，以于該第一晶體管內(nèi)形成第一開口，該第一虛置柵極移除步驟同時(shí)移除部分該CESL。在形成該第一開口之后，于該第一開口內(nèi)形成第一金屬層。接下來進(jìn)行第二虛置柵極移除步驟，以于該第二晶體管內(nèi)形成第二開口，該第二虛置柵極移除步驟同時(shí)移除部分該CESL。在形成該第二開口之后，在該第二開口內(nèi)形成第二金屬層，隨后于該基底上形成填充金屬層，且該填充金屬層至少填滿該第二開口。形成該填充金屬層之后，依序進(jìn)行金屬化學(xué)機(jī)械拋光步驟，以移除部分該填充金屬層，以及進(jìn)行非選擇性金屬化學(xué)機(jī)械拋光步驟，使該CESL、該介電層與該填充金屬層共平面。根據(jù)本專利技術(shù)所提供的權(quán)利要求，還提供一種具有金屬柵極的半導(dǎo)體元件，該半導(dǎo)體元件包含有基底、形成于該基底上的金屬柵極、形成于該金屬柵極側(cè)壁的間隙壁、覆蓋該間隙壁的CESL與介電層，該CESL的頂部低于該間隙壁頂部與該介電層而形成有至少一凹槽。該半導(dǎo)體元件還包含至少一填滿該凹槽的金屬層。根據(jù)本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法，形成在CESL內(nèi)的凹槽可通過凹槽移除步驟，例如進(jìn)行于形成金屬層之前的蝕刻工藝或進(jìn)行于形成金屬層之后的二階段平坦化工藝等被移除，因此可避免形成于凹槽內(nèi)的金屬層在后續(xù)工藝中影響半導(dǎo)體元件的電性表現(xiàn)等問題。附圖說明圖1至圖4為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第一優(yōu)選實(shí)施例的示意圖；圖5至圖7為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第二優(yōu)選實(shí)施例的示意圖；圖8至圖12為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第三優(yōu)選實(shí)施例的示意圖；圖13為本第三優(yōu)選實(shí)施例的變化型的示意圖；圖14至圖17為本專利技術(shù)所提供的具有金屬柵極的半導(dǎo)體元件的制作方法的第四優(yōu)選實(shí)施例的示意圖；以及6圖18為本第四優(yōu)選實(shí)施例的變化型的示意圖。附圖標(biāo)記說明100、200、300、400基底102、202、302、402淺溝隔離104、204、304、404柵極介電層306、406虛置柵極110、210、310、410第一有源區(qū)域112、212、312、412第二有源區(qū)域120、220、320、420第一導(dǎo)電型晶體管122、222、322、422第二導(dǎo)電型晶體管130、230、330、430第一輕摻雜漏極132、232、332、432第二輕摻雜漏極134、234、334、434間隙壁136,336a,336b間隙壁凸出部分338a、338b、438a、438b圖案化硬掩模140、240、340、440第一源極 / 漏極142、242、342、442第二源極 / 漏極144、244、344、444金屬硅化物150,250,350,450接觸洞蝕刻停止層152,252,352,452層間介電層154、254、354a、354b、454a、454b凹槽156,356a,356b,456a,456b虛置柵極移除步驟158,358a,358b稀釋氟化氫蝕刻工藝258a、458a金屬化學(xué)機(jī)械拋光工藝258b、458b非選擇性化學(xué)機(jī)械拋光工藝160、260、360、460第一開口162、262、362、462第二開口170、270、370、470第一金屬本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：謝雅雪，蔡騰群，陳佳禧，張振輝，黃柏誠，許信國，
申請(專利權(quán))人：聯(lián)華電子股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。