印刷電路板以及印刷電路板組合結構制造技術

本發明專利技術提供一種印刷電路板以及印刷電路板組合結構，其中，該印刷電路板包含：多個接墊，設置于該印刷電路板的該主表面上的中央區域內；以及以陣列方式排列的多個信號接墊，設置于圍繞該中央區域的外圍區域內。本發明專利技術提供的印刷電路板可有效解決將導線架式封裝體接附到印刷電路板上時所會產生的焊錫缺陷問題。

【技術實現步驟摘要】

本專利技術有關于印刷電路板(printed circuit board, PCB),更具體地,本專利技術有關于 PCB 以及 PCB 組合結構(printed circuit board assembly, PCBA)
技術介紹
如今業界有多種的導線架式(leadframe-based)表面貼裝(mount)元件，諸如四方扁平無引腳(quad flat no-lead, QFN)封裝體、先進四邊扁平無引腳式(advancedQFN, aQFN)封裝體、薄型四邊引腳扁平式封裝體(low-profile quad flat package, LQFP)等。封裝體可透過焊錫接附(attach to)在PCB上。將各封裝體(即封裝式集成電路)接附在PCB上即可制作出PCBA，PCBA可作為計算機、便攜設備(如手機、平板計算機、筆記本 電腦等)中的主板(motherboard)。為了將封裝體焊在PCB上，PCB表面的適當區域上會涂上錫膏(solder paste)。這錫膏可以模版印刷(stencil printing)方式涂布在PCB表面。在錫膏涂布后,封裝體會被安裝在PCB上，而整個PCBA可被放入爐中加熱。此加熱動作會導致錫膏融化使其吸潤(wetting and wicking)。PCB上亦可加上焊錫屏蔽(solder mask)以在加熱期間控制錫膏。該焊錫屏蔽會在PCB的外層上定義出開ロ并露出銅電路模式(pattern)，如PCB的輸入/ 出(input/output, 1/0)接墊、接地接墊(ground pad)、電源接墊(power pad)、及/ 或導熱接墊(thermal pad)等。上述焊錫屏蔽會位于PCB上,而錫膏則會涂覆在PCB上那些封裝體要接附且未為該焊錫屏蔽所保護的區域上。圖I為傳統的PCBllO—部分的焊墊(footprint) 100的示意圖，其可供封裝體(如QFN式封裝體)接附于其上。在本例中，PCBl 10包括一個單塊式(monolithic)的接墊210以及以陣列方式排列的多個1/0接墊220、222，其中，接墊210位于中央區域101 (以虛線表示)中，1/0接墊220、222設置在該中央區域101的外圍區域102。該接墊210的表面積等于或略大于封裝體的接地接墊(圖未示)面積。一般而言，接墊210的外型應與接地接墊大致相同。導通孔212設計在中央區域101中，其可在接墊210、PCB110的至少ー個內層以及該PCBllO的背面之間導熱或傳遞信號。位于封裝體底面上的接地接墊可焊接在接墊210上以提供熱傳導與機械連結,也可提供電性連結。可以表面貼裝技術(surface mounttechnology, SMT)來進行上述封裝體接附在PCB上的步驟。封裝體的焊接質量對所制作出的封裝體組合非常重要。為評估焊接的質量，業界一般采用目測或是自動化光學檢測機臺。然而，目前傳統上用來將導線架式封裝體，如QFN、aQFN、LQFP等等，接附到PCB的SMT所能得到的產率(yield)差強人意。目測檢視時常常會在接墊210附近的內部焊接區域(例如1/0接墊222)發現如空焊(empty solder)、虛焊(cold solder joint)等缺陷。這類缺陷(空焊與虛焊等)是因為接墊210的尺寸較大因而散熱較快所造成。由此可知，目前業界需要提供方法來解決將導線架式封裝體接附到PCB上時所會產生的焊錫缺陷問題。
技術實現思路
有鑒于此，本專利技術提供ー種印刷電路板以及印刷電路板組合結構。本專利技術提供ー種印刷電路板，用于導線架式封裝體，其中該印刷電路板具有主表面，且該印刷電路板包括多個接墊，設置于該印刷電路板的該主表面上的中央區域內；以及以陣列方式排列的多個信號接墊，設置于圍繞該中央區域的外圍區域內。本專利技術另提供ー種印刷電路板組合結構，包括印刷電路板以及導線架式封裝體；其中，該印刷電路板包括多個接墊，設于該印刷電路板的主表面上的中央區域內；以及以陣列方式排列的多個信號接墊，設于環繞該中央區域的外圍區域內；以及導線架式封裝體設置于該印刷電路板上。本專利技術提供的印刷電路板可有效解決將導線架式封裝體接附到印刷電路板上時所會產生的焊錫缺陷問題。 附圖說明圖I為傳統的PCB —部分的焊墊的示意圖；圖2為根據本專利技術ー個實施例的PCB —部分的焊墊的示意圖；圖3為沿圖2中切線1-1’所作的根據本專利技術實施例的PCBA的截面示意圖。具體實施例方式在下文的細節描述中，元件符號會標示在后附的圖示中成為其中的一部分，并且以可實行該實施例的特例描述方式來表示。這類實施例會說明足夠的細節以使所屬領域的技術人員得以具體實施。應理解，本專利技術中亦可利用其他的實施例或是在不違反所述實施例的前提下作出結構性、邏輯性、及電性上的改變。圖2為根據本專利技術ー個實施例的PCB310部分的焊墊300的示意圖，其可供封裝體，如QFN、LQFP、aQFN或其他導線架式封裝體接附其上。如圖2所示，根據本專利技術的此實施例，PCB310包括多個接墊410，如導熱接墊、接地接墊、電源接墊、及/或信號接墊等，該多個接墊410排列在該PCB310主表面310a上的中央區域301 (以虛線表示)中。根據本專利技術此實施例，這些接墊410的尺寸可能相似或具有大致相同的表面積。又根據本專利技術的此實施例，接墊410平均地分布在該中央區域301中。PCB310還可包括以陣列方式排列的多個信號接墊420、422，該多個信號接墊420、422皆設置在該中央區域301周圍的外圍區域302中，也就是該多個信號接墊420、422設置在圍繞該中央區域301的外圍區域。此實施例的舉例說明中共有五個接墊排列在該中央區域301中。然而，應理解的是，在不同的例子中這些接墊410的數目也可視設計需求而改變。根據本專利技術實施例，中央區域301可對應于封裝體(如QFN、LQFP, aQFN或其他導線架式封裝體)上要接到PCB310上的接地接墊。更特別地，中央區域301的外型可與該封裝體(如QFN、LQFP, aQFN或其他導線架式封裝體)要接到PCB310上的接地墊大致相同。根據本專利技術實施例，該中央區域301中可平均地以及/或散落地分布著多個接墊410。在一個實施例中，該多個接墊410可以分布呈俯視對稱模式以平均地支撐要接附到PCB310上的封裝體(如QFN、LQFP, aQFN或其他導線架式封裝體)重量。考慮到這一方面，中央區域301的四個角最好都要布有至少ー個接墊410。根據本專利技術實施例，接墊410的總表面積可能小于ー個閥值，如中央區域301表面積的50%。在另一個實施例中，接墊410的總表面積可小于該中央區域301表面積的30%。各接墊410的形狀可為圓形、矩形、多角形、或不規則形。此外，舉例說明，該各個接墊410的尺寸(或直徑)d可介于4mil到400mil之間。中央區域301內各接墊410的尺寸d可能大于或等于外圍區域302內的各信號接墊420、422的尺寸。此外，應理解的是在本實施例中至少其中一個接墊410的尺寸會與中央區域301中的其他接墊410不同。例如，設置在中央區域301中心的中心接墊410的尺寸可能會大于設置在該中央區域301四個角落的角落接墊410。中央區域301內至少會設置ー個導通本文檔來自技高網...

【技術保護點】
一種印刷電路板，用于導線架式封裝體，其中該印刷電路板具有主表面，且該印刷電路板包括：多個接墊，設置于該印刷電路板的該主表面上的中央區域內；以及以陣列方式排列的多個信號接墊，設置于圍繞該中央區域的外圍區域內。

【技術特征摘要】
2011.06.26 US 13/169,0091.ー種印刷電路板，用于導線架式封裝體，其中該印刷電路板具有主表面，且該印刷電路板包括 多個接墊，設置于該印刷電路板的該主表面上的中央區域內；以及 以陣列方式排列的多個信號接墊，設置于圍繞該中央區域的外圍區域內。2.如權利要求I所述的印刷電路板，其特征在于，該中央區域對應于該導線架式封裝體底面上的接地接墊。3.如權利要求2所述的印刷電路板，其特征在于，該中央區域的外型與要接附在該印刷電路板上的該導線架式封裝體的該接地接墊的外型相同。4.如權利要求I所述的印刷電路板，其特征在干，該多個接墊為平均排列于該中央區域內。5.如權利要求I所述的印刷電路板，其特征在于，該多個接墊的分布呈俯視對稱圖案，以平均支撐要接附在該印刷電路板上的該導線架式封裝體的重量。6.如權利要求I所述的印刷電路板，其特征在于，位于該中央區域的各該多個接墊的尺寸大于或等于各該多個信號接墊的尺寸。7.如權利要求I所述的印刷電路板，其特征在于，在該中央區域內至少設有一個導通孔，該導通孔位于該多個接墊中至少其中ー個的下方。8.如權利要求7所述的印刷電路板，其特征在于，該導通孔為鍍通孔，將該多個接墊耦接至該印刷電路板的至少ー個內層。9.如權利要求I所述的印刷電路板，其特征在于，在該中央區域內的該多個接墊中至少其中ー個的尺寸與其它接墊不同。10.如權利要求I所述的印刷電路板，其特征在干，該多個接墊至少包括ー個中央接墊以...

【專利技術屬性】
技術研發人員：李浩榮，
申請(專利權)人：聯發科技股份有限公司，
類型：發明
國別省市：