具有增大的電流入口面積的跡線上凸塊結構制造技術

一種器件包括封裝元件；位于該封裝元件的表面上的金屬跡線；以及覆蓋該金屬跡線的頂面和側壁的第一介電掩模和第二介電掩模，其中該金屬跡線的接合部分位于第一介電掩模和第二介電掩模之間，該接合部分包括具有第一寬度的第一部分和連接于第一部分一端的第二部分，該第二部分具有大于第一寬度的第二寬度，其中，在與金屬跡線的縱向方向垂直的方向上測量第一寬度和第二寬度。本發明專利技術還提供了一種具有增大的電流入口面積的跡線上凸塊結構。

【技術實現步驟摘要】

本專利技術涉及倒裝芯片封裝，具體地說，本專利技術涉及跡線上凸塊結構。
技術介紹
跡線上凸塊(Bump-on-trace, Β0Τ)結構用于倒裝芯片封裝,其中金屬凸塊直接接合到封裝襯底中的窄金屬跡線(trace)上，而不是接合到比相應的連接金屬跡線更寬的金屬焊盤上。BOT結構需要較小的芯片面積，并且BOT結構的制造成本低廉。常規BOT結構可能達到與基于金屬焊盤的常規接合結構相同的可靠性。BOT結構通常包括形成在金屬跡線上的焊料掩模層。焊料掩模層覆蓋部分金屬跡線，并留下ー些開ロ，通過這些開ロ將金屬跡線暴露出來。在接合エ藝過程中，焊料凸塊延伸至開ロ內，并接合于金屬跡線的暴露部分。焊料掩模層為BOT結構提供機械承載，并且金屬跡線不可能從下層結構剝離。隨著凸塊結構的發展，焊料掩模層可以被省略掉或者從封裝襯底的ー些區域中移除。例如，在金屬跡線具有微間距的區域中，焊料掩模可以被移除，而在金屬跡線具有大間距的區域中，焊料掩模可以保持不被移除。因此，當形成接合時將封裝襯底的至少ー些區域中的金屬跡線暴露出來。然而，金屬凸塊通常比金屬跡線寬，并且因此將金屬凸塊接合于金屬跡線的焊料可能偏移。由于金屬凸塊偏移可能產生ー些問題。例如，焊料凸塊可能破裂，或者可能橋接至相鄰的金屬跡線，特別是當焊料凸塊不能接觸金屬跡線的側壁吋。此外，接合于金屬跡線的焊料凸塊可能沿著金屬跡線表面具有焊料延伸，并因此可能減小電流面積。這反過來可能導致電流入ロ面積減小到等于或者小于金屬跡線的寬度。結果，焊料凸塊中的電流密度增大了，產生高電遷移。
技術實現思路
為了解決現有技術中存在的問題，根據本專利技術的ー個方面，提供了ー種器件，包括封裝兀件；金屬跡線，位于所述封裝兀件的表面上；以及第一介電掩模和第二介電掩模，覆蓋所述金屬跡線的頂面和側壁，其中，所述金屬跡線的接合部分位于所述第一介電掩模和所述第二介電掩模之間，并且其中，所述接合部分包括第一部分，具有第一寬度；和第二部分，連接于所述第一部分的端部，其中所述第二部分具有大于所述第一寬度的第二寬度，并且其中，在與所述金屬跡線的縱向方向垂直的方向上測量所述第一寬度和所述第ニ寬度。在該器件中，其中所述接合部分進ー步包括第三部分，其中，所述第二部分和所述第三部分連接于所述第一部分的相對端，并且其中，所述第三部分具有大于所述第一寬度的第三寬度。在該器件中，進ー步包括器件管芯，包括金屬凸塊；和焊料凸塊，所述焊料凸塊將所述金屬凸塊接合于所述金屬跡線的所述接合部分，其中，所述焊料凸塊接觸所述接合部分的所述第一部分和所述第二部分的側壁。在該器件中，進ー步包括器件管芯，包括金屬凸塊；和焊料凸塊，所述焊料凸塊將所述金屬凸塊接合于所述金屬跡線的所述接合部分，其中，所述焊料凸塊接觸所述接合部分的所述第一部分和所述第二部分的側壁，且其中，所述金屬凸塊具有伸長的形狀，并且所述金屬凸塊的長軸與所述金屬跡線的所述縱向方向平行，并且其中，所述金屬凸塊進一步包括短軸，所述短軸的寬度接近于所述第二寬度。在該器件中，其中，所述第一部分和所述第二部分具有相同的厚度。在該器件中，進ー步包括其他金屬跡線，所述其他金屬跡線與所述金屬跡線鄰近并平行，其中，沒有金屬跡線位于所述金屬跡線和所述其他金屬跡線之間，并且其中，所述第二寬度小于大約所述第一寬度的兩倍與所述金屬跡線和所述其他金屬跡線之間的間隔之和。在該器件中，進ー步包括其他金屬跡線，所述其他金屬跡線與所述金屬跡線鄰近并平行，其中，沒有金屬跡線位于所述金屬跡線和所述其他金屬跡線之間，并且其中，所述第一介電掩模和所述第二介電掩模未覆蓋所述其他金屬跡線。 在該器件中，其中所述第一介電掩模和所述第二介電掩模物理接觸所述金屬跡線的側壁，并且其中，所述第一介電掩模和所述第二介電掩模具有大于所述第二寬度的寬度。根據本專利技術的另一方面，還提供了ー種器件，包括器件管芯；封裝襯底，在其中不包括有源器件；含銅凸塊，位于所述器件管芯的表面，其中所述含銅凸塊的長軸具有第一長度，并且所述含銅凸塊的短軸具有不大于所述第一長度的第一寬度；第一含銅跡線，位于所述封裝襯底的表面上；兩個焊料掩模，覆蓋所述第一含銅跡線的兩個部分，其中所述第一含銅跡線位于所述兩個焊料掩模之間的部分包括第一部分，具有小于所述第一寬度的第ニ寬度；和第二部分和第三部分，位于所述第一部分的相對端，其中所述第二部分和所述第三部分具有大于所述第二寬度的第三寬度；以及焊料凸塊，將所述含銅凸塊接合于所述第一含銅跡線，其中，所述焊料凸塊接合于并接觸部分所述第一含銅跡線的頂面和側壁。在該器件中，進ー步包括第二含銅跡線，所述第二含銅跡線與所述第一含銅跡線鄰近并平行，并且沒有其他的含銅跡線位于所述第一含銅跡線和所述第二含銅跡線之間，其中所述兩個焊料掩模未覆蓋所述第二含銅跡線。在該器件中，其中，所述第一含銅跡線進ー步包括在所述兩個焊料掩模的其中之一的下方掩埋的其他部分，其中，所述其他部分包括第四部分和第五部分，所述第四部分具有所述第二寬度，所述第五部分具有大于所述第二寬度的寬度，并且其中，所述第五部分位于所述第四部分和所述第二部分之間并接觸所述第四部分和所述第二部分。在該器件中，其中，所述第一含銅跡線進ー步包括在所述兩個焊料掩模的其中之一的下方掩埋的其他部分，其中，所述其他部分和所述第二部分具有與所述兩個焊料掩模的其中之一的邊緣對準的界面，并且其中，所述其他部分的寬度等于所述第二寬度。在該器件中，其中所述第一寬度接近于所述第三寬度。在該器件中，其中所述第一含銅跡線位于所述兩個焊料掩模之間的部分具有第二長度，所述第二長度接近于所述含銅凸塊的所述第一長度。在該器件中，其中，所述第一部分、所述第二部分和所述第三部分具有相同的厚度。在該器件中，進ー步包括第二含銅跡線，所述第二含銅跡線與所述第一含銅跡線鄰近并平行，其中所述第三寬度小于大約所述第二寬度的兩倍與所述第一含銅跡線和所述第二含銅跡線之間的間隔之和。根據本專利技術的又一方面，還提供了ー種器件，包括封裝襯底；第一金屬跡線，位于所述封裝襯底的表面上；第一介電掩模和第二介電掩模，覆蓋所述第一金屬跡線的頂面和側壁，其中，所述第一金屬跡線的接合部分位于所述第一介電掩模和所述第二介電掩模之間，并且其中，所述接合部分包括第一部分，具有第一寬度；和第二部分和第三部分，連接于所述第一部分的相對端，其中所述第二部分和第三部分具有大于所述第一寬度的第二寬度，并且在與所述第一金屬跡線的縱向方向垂直的方向上測量所述第一寬度和所述第二寬度；以及第二金屬跡線，位于所述封裝襯底的所述表面上，并與所述第一金屬跡線平行，其中，所述第一金屬跡線和所述第二金屬跡線是鄰近的金屬跡線，并且在所述第一金屬跡線和所述第二金屬跡線之間沒有其他的金屬跡線，并且其中，所述第一介電掩模和所述第ニ介電掩模沒有覆蓋所述第二金屬跡線。該器件進ー步包括第三介電掩模和第四介電掩模，覆蓋所述第一金屬跡線的所述頂面和所述側壁，其中，所述第一金屬跡線的其他接合部分位于所述第三介電掩模和所 述第四介電掩模之間，并且其中，所述其他接合部分包括第四部分，具有所述第一寬度；和第五部分和第六部分，連接于所述第四部分的相對端，其中，所述第五部分和所述第六部分具有大于所述第一寬度的寬度，并且其中，所述第二介電掩模和所述第三介電掩模位本文檔來自技高網...

【技術保護點】
一種器件，包括：封裝元件；金屬跡線，位于所述封裝元件的表面上；以及第一介電掩模和第二介電掩模，覆蓋所述金屬跡線的頂面和側壁，其中，所述金屬跡線的接合部分位于所述第一介電掩模和所述第二介電掩模之間，并且其中，所述接合部分包括：第一部分，具有第一寬度；和第二部分，連接于所述第一部分的端部，其中所述第二部分具有大于所述第一寬度的第二寬度，并且其中，在與所述金屬跡線的縱向方向垂直的方向上測量所述第一寬度和所述第二寬度。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：侯福財，林亮臣，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：