通過在設置于相同存儲器模塊上和/或相同集成電路封裝體內并且耦合到高速信令鏈路的多個集成電路存儲器器件內同時接合裸片上終結結構來實現高速串行鏈路的終結。
【技術實現步驟摘要】
【國外來華專利技術】
本專利技術主要地涉及電子通信領域，并且更具體地涉及在集成電路器件之間的信令。
技術介紹
裸片上終結(on-die termination) (ODT)普遍用來在現代集成電路(IC)存儲器器件中終結高速數據鏈路。遺憾的是，信令電流在到達裸片上終結之前流過IC封裝體電感(即，由IC封裝體內的傳導結構(比如過孔、接線鍵合等)形成)，因此往往產生向功率軌并且因此向鄰近信號信令鏈路傳送的依賴于數據的切換噪聲，從而降低系統內的凈信噪比(SNR)。·附圖說明在附圖的各圖中通過例子而非通過限制來說明本專利技術，并且在附圖中，相似標號指代相似單元，而且在附圖中圖I對比舊式單器件終結模式與示例平衡式多器件終結模式；圖2A-圖2E圖示了用于存儲器系統內的平衡式裸片上終結的示例方式，該存儲器系統具有用于插入可移除存儲器模塊的一個或者多個槽(或者連接器)；圖3A-圖3D圖示了用于存儲器系統內的平衡式終結的示例方式，該存儲器系統具有由多列存儲器模塊填充的單獨存儲器模塊槽；圖4A圖示了多列存儲器模塊的一個實施例，該模塊無論模塊是否包含正在寫入的存儲器器件列(rank)都能夠在存儲器寫入操作期間應用平衡式裸片上終結；圖4B圖示了可以在圖4A的雙列存儲器模塊內啟用的裸片上終結的示例集合；圖4C圖示了存儲器控制器為了建立圖4B中所示模塊平衡式終結配置而可以執行的示例系統初始化操作；圖4D圖示了圖4A中所示存儲器控制器可以在插入的存儲器模塊的存儲器器件內初始化終結設置之后執行的示例寫入操作；圖4E圖示了根據圖4A-圖4D的存儲器系統內的寫入操作序列；并且圖5圖示了可以用來實施參照圖2A和圖4A描述的裸片上終結電路的終結/驅動器電路的一個實施例。具體實施例方式在這里公開的各種實施例中，通過在多個集成電路存儲器器件(這些存儲器器件設置于相同存儲器模塊(或者其它襯底上和/或設置于相同集成電路封裝體內)并且耦合到高速信令鏈路)內同時接合裸片上終結結構來啟用高速信令鏈路的終結。通過在多個相同模塊的存儲器器件內同時啟用裸片上終結，大量減少依賴于數據的切換噪聲，因為信令電流在多個存儲器器件之間或者中間拆分并且因此流過大量減少的凈封裝體電感。減少的切換噪聲提高系統功率完整性(即減少經由功率軌的噪聲傳送)并且因此減少裕度下降的串擾和時序抖動從而產生可以允許更快信令速率和寬松化系統設計的提高總信令裕度。圖I對比舊式單器件終結模式與示例平衡式多器件終結模式。在100處大體上示出的單器件終結模式中，在給定存儲器模塊或者其它襯底的存儲器器件101內接合(即通過響應于終結控制信號TC操作切換元件107a、107b)裸片上終結元件105a、105b，由此將凈裸片上終結負載Rtem耦合到在存儲器控制器103與存儲器器件101之間延伸的信令鏈路104。因而信令電流‘isig’在流過上拉和下拉終結元件105a、105b(描繪為2Rte ，但是從小信號或者AC觀點來看在效果上并聯設置并且因此等效于Rtom ;即乘積2Rtem*2Rtem除以求和2Rt_+2Rtem)之前流過封裝體電感Lpkg (例如可能由于封裝體到存儲器模塊的互連以及包括跡線、過孔、裸片互連等的封裝體內布線結構而產生的寄生電感)以在接收器1 09的輸入處形成可檢測信號電壓。對照而言，在150處示出的平衡式多器件終結模式中，在存儲器模塊的兩個存儲器器件151、161中接合裸片上終結元件155a、155b、165a、165b (即響應于終結信號(TC)經由元件157a、157b、167a、167b耦合到信令鏈路154的裸片上部分)，而每個存儲器器件內的有效終結負載具有所需終結負載的電阻(或者阻抗)的兩倍(即在每個存儲器器件中為4Rterm上拉和4Rtem下拉，并且因此在每個存儲器器件中為2RtOT的有效電阻)以建立在兩個存儲器器件151與161之間平衡的凈所需終結負載Rt_。因而信令電流的一半isig/2流過兩個存儲器器件151、161中的每個存儲器器件的封裝體電感，從而在效果上使凈信號電流流過的凈封裝體電感減半，并且因此使信號終結產生的依賴于數據的總切換噪聲減半。也就是說，由于同時切換輸出(SSO)噪聲主要或者至少部分是流過凈封裝體電感的信令電流的方向和/或電平方面的依賴于數據的改變的函數(即SSO噪聲近似為Lpkgdi/dt)，所以通過使信令電流流過的凈封裝體電感減半的平衡式終結方式，可以在效果上使SSO噪聲減半。可以通過分別針對單器件和多器件終結模式比較在102處和152處示出的終結電路模型來認識這一噪聲減少。平衡式終結也可以相對于常規終結方式減少信號反射幅度，并且因此在由于降低的SSO噪聲而產生的益處之上并且超過這些益處產生提高的時序和電壓裕度。如圖所示，終結式信令鏈路154可以建模為具有特性阻抗Ztl并且至少從存儲器控制器153向存儲器IC 151和161設置于其上的存儲器模塊延伸的傳輸線路。雖然未具體示出，但是在存儲器控制器與存儲器IC 151和161之間的總信令信道可以包括諸多這樣的信令鏈路，每個信令鏈路可以是雙向鏈路(例如用于從存儲器器件151、161向存儲器控制器153傳送讀取數據并且從存儲器控制器153向存儲器器件151、161傳送寫入數據)或者單向鏈路(例如用于從存儲器控制器向存儲器器件傳送控制/地址/時序信息)。在單模塊槽實施例中，存儲器系統具有僅一個存儲器-模塊槽(或者用于允許插入/移除存儲器模塊的連接器或者其它結構)，并且因此可以通過僅用更高容量(和/或更高帶寬)的存儲器模塊替換現有存儲器模塊來擴展。在替選實施例中，存儲器系統包括多個存儲器模塊槽，每個槽例如在沿著它的長度的不同點或者在星形配置中并聯耦合到信令鏈路。在圖I中通過引用“去往不同存儲器模塊上的其它存儲器1C”來指示這樣的多槽實施例。存儲器器件151和161在圖I中描繪為設置于(或者處于)相同存儲器模塊上并且如下文討論的那樣假設為更具體地彼此相反緊接設置于存儲器模塊襯底的前和后表面上。因此，在兩個存儲器器件的共同耦合輸入/輸出節點之間的距離很小(即相對于在設置于不同存儲器模塊上的存儲器器件之間的距離)，并且兩個器件相對于彼此的物理位置被安排成不可改變(即器件不旨在相對于彼此可移動(對照在各自可以在不同模塊槽中移除和再插入的相應存儲器模塊上的器件))。取而代之(或者除此之外)，兩個存儲器器件151和161還可以在共同IC封裝體內相對于彼此固著于固定鄰近位置(例如存儲器器件是在IC封裝體內堆疊或者并排設置的相應存儲器IC)或者設置于本身相互鄰近堆疊或者以別的方式粘附的相應IC封裝體內。兩個存儲器器件151和161也可以彼此相鄰設置于母板、子板(例如圖形卡、線路卡等)或者任何其它芯片裝配襯底的相同表面或者相反表面上(即在襯底夾入于兩個存儲器器件之間的蛤殼(clam-shell)布置中)。更一般而言，盡管主要關于設置于相同存儲器模塊上的存儲器器件呈現在圖I的150處示出的平衡式終結及其在下文公開的其它實施例中的實施方式和替選方式，但是公開的結構和方法可以運用于實質上任何如下存儲器器件布置中，在這些存儲器器件布置中，充分近鄰設置為了終結給定信號線路而共同啟用的多個存儲器器件(這些存儲器器件可以是IC裸片或者相應IC封裝體)，本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【國外來華專利技術】...
【專利技術屬性】
技術研發人員：J·威爾森，JH·金，R·科利帕拉，D·塞克爾，K·S·吳，
申請(專利權)人：拉姆伯斯公司，
類型：
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。